Честно признаюсь, эта схема несколько ввела меня в ступор. DDS тактируется от ГУНа и сам участвует в управлении ГУНом.
Как будет вести себя такая архитектура в процессе перестройки, не сорвёт ли у неё крышу? И как ею оперативно управлять?

Спасибо за ответы!


Я бы с удовольствием воспользовался прямым синтезом, залез повыше (900+МГц) и поделил. Но на этом пути есть трудности - на частотах на которых я могу сделать подходящий делитель (до 400МГц, может чуть выше) есть только один вариант с фильтром на 340МГц (который обсуждали чуть раньше). Мне он нравится в плане простоты, но вызывает некоторые вопросы по возможным спурам - хотя может быть я и перестраховываюсь. Другие варианты с дешевыми ПАВами от мобилок (900МГц и выше) потребуют делителя, который непонятно как делать, ну и работы в диапазоне в котором из измерительной техники у меня один генератор и частотомер, еще и опыта никакого - боязно.


Хорошо попозже выложу в тему про генераторы.


Так в этом вся фишка

В первом варианте (как нарисовано) умножать опору (в явном виде) теперь совсем не нужно, во втором (переставлены местами делитель на три и смеситель) от опоры работает только смеситель, потому к сигналу нет таких жестких требований, как когда мы еще и ДДС им тактируем. Например, в моем случае можно применить простейший фильтр на 180МГц (несколько СМД катушек-конденсаторов), и пусть в спектре будет 60МГц, 120МГц, 240МГц, 300МГц и т.д. все это отфильтруется петлей ФАПЧ (единственно шуметь будет больше смеситель, но у меня по шумам в этом месте по идее есть запас).


Все должно быть ОК. Смотрите сами коэффициент деления от ГУНа до ФД по ветке где включен смеситель 3, а по ветке с ДДСом около 25. В первом приближении все будет определяться веткой со смесителем.


Да так же как и обычной. Перестройка идет за счет ДДСа, когда подходим к кратной частоте меняем Кд микросхемы ФАПЧ и перестраиваем ДДС. Прошли проблемный участок, перепрыгнули обратно. Можно и по-другому, например, за счет разбивки на участки с использованием разных Кд можно уменьшить диапазон частот на выходе ДДСа (если это по какой-то причине актуально). В любом случае 99% просто перестраивается ДДС.
Для своих частот я в Экселе прикинул - получается обойти все кратные частоты ДДСа без особых проблем.

Возник вопрос. Есть петля ФАПЧ на ADF4002. ЧФД работает на частоте сравнения 6.6666МГц, получаю при этом шумовой пол около -150дБн/Гц, потом уменьшаю Кд N/R в три раза, частота сравнения повышается тоже в три раза, все остальное остается таким же как и было, при этом шум падает примерно на 5дБ (как раз в соответствии с 10log (fчфд1/fчфд2)). Правильно ли я рассуждаю, что судя по этим замерам "узким местом" (в плане шума) является ЧФД?

Странно то, что если это так, то шум выходит прилично выше, чем должен бы быть...

ЕМНИП на эти грабли Dr.Drew наступал, но это было так давно, что я не помню всех деталей.
Вот что даёт поиск по ADF4002 в этой теме:
http://electronix.ru/forum/index.php?act=S...lite=%2BADF4002
Nov 18 2011, 07:18

Спасибо за ответ! Я сейчас примерно представляю некоторые особенности этой м/сх после получения опыта в первом эксперименте и некоторого результата во втором . По моему вопросу тоже возникла версия из-за чего так получается, постараюсь проверить - по всему причина не только в ЧФД...

Раз уж зарулил в эту ветку, думаю:"Дай посмотрю новости о синтезаторе QuickSyn".

Погуглил и поймал нечто инородное: http://en.freedownloadmanager.org/Windows-PC/QuickSyn.html

Мало того, что книгу слямзили, так теперь ещё и брэнд прихватизировали: QuickSyn^TM by GeoTools^TM

Правда годы какие-то далёкие указаны: 1996-2011

Ну это я так, для прикола или подкола

Все же какие-то непонятки с ADF4002 присутствуют - пытался сегодня кое-что по этой части прояснить, но в итоге возникло еще больше вопросов . С одной стороны нынешний вариант (пока правда в без DDSном виде - собрал макет для проверки идеи описанной выше, но DDS по идее картину по шумам не должен сильно испортить) вполне удовлетворяет моим требованиям, с другой хотелось бы разобраться, что именно там происходит, но боюсь с моими приборами это будет мучительно долгий процесс...наверное пока оставлю так, как есть.

Может у кого-нибудь возникнет мысль, в чем может быть причина того, что я наблюдаю.

1й момент - померял сегодня отдельно шумы ГУНа, откорректировал модель в ADSimPLL - выглядит картина достаточно странно. Если верить ADSimPLL, то получается, что основной шум я должен нахватать где-нибудь в цепи ГУН - смеситель (с подставкой из КГ 60МГц, умноженного на три) - ФНЧ - RF вход. Притом шума я должен набрать очень прилично - при исходном "шумовом полу" КГ на частоте 60МГц -160..165дБн/Гц я его должен был угробить до -130дБн/Гц - как-то не верится (тем более там даже умножителя отдельного нет - слегка отфильтровал третью гармонику генератора на логике). Но даже если предположить, что я в этом месте сделал схему настолько криво, то изменение частоты сравнения с 6.6666МГц до 20МГц согласно ADSimPLL не должно практически никак влиять на шум синтезатора, однако в реальности это выглядит так:


2й момент - два спектра один снят с классической схемой RF входа, второй с трансформатором 1:3 (по напряжению) на RF входе:


3й момент - если предположить, что я упираюсь в шум ЧФД (который по неведомой причине больше, чем должен быть), то изменение тока charge pump с 8.5мА до 3мА должно увеличить шумы ЧФД почти на 10дБ (согласно ADSimPLL), но в реальности шум лишь немного возрастает:
[attachment=101449:________...____540_.png]

Получается, чтобы я не делал я упираюсь в шум связанный по всему именно с ADF4002. При этом ограничение происходит на неприлично высоком уровне где-то -130дБн/Гц (возможно немного меньше, шум приведенный к частоте сравнения 20МГц), а ADSimPLL рисует красивые картинки, где шум м/сх на 6..9дБ меньше. Интересно, что когда я экспериментировал перед этим с другой макеткой и ADFкой у которой не получалось получить указанное в датащите чутье по RF входу, я опускался до расчетных значений при подаче на RF вход ограниченного и значительно большего сигнала, чем положено по датащиту.

У кого-нибудь есть мысли по этому поводу? Я уж подумал может плату настолько криво развел, так вроде не должен ?

В какую сторону трасформация?


На шум делителя похоже, возможно его входной части. Крутизной фронтов и амплитудой бороться с этим, но без Шмитта, усиление-ограничение, на lvc можно попробовать (в режиме усиления).

Спасибо за ответ!


Чтобы на входе ADFки было бОльшее напряжение. Т.е. 50Ом к фильтру, 450Ом к ADFке (нагрузка со стороны ADFки 820Ом, что с учетом резистора внутри дает 440Ом общее сопротивление).


Да, в прошлый раз я усиливал сигнал небуферизированной логикой NL27WZU04, по всему получается, что помогало, но при этом и уровень сигнала на входе приходилось поднимать выше максимальных значений по датащиту. Не знаю стоит ли так делать - по шумам нынешнее решение в общем-то мне подходит.

Сообщение отредактировал Шаманъ - Jun 25 2016, 17:19

Для чистоты эксперимента попробовать бы свой делитель. В какой-то из ПЛЛ встречал подвох, когда шумы делителя были больше. Не помню, в ADIsim можно поменять параметры микросхемы?

В принципе можно сделать, но чистого эксперимента не выйдет всеравно, т.к. вместе с делителем мы и формирователь заменим, а мне кажется, что именно в формирователе там дело. Мне проще будет добавить усилитель-ограничитель на той же NL27WZU04 перед RF входом и посмотреть, что получится с более крутыми фронтами...


Нет, по крайней мере я не знаю как.

Входная часть ADF4002 достаточно простая, разделительных емкостей нет. Тогда почему на низких частотах резко падает чувствительность? Остается счетчик. Нет уверенности и в том, что его выход стробируется.

Встретилась интересная переписка на форуме аналога:
https://ez.analog.com/message/130604

У автора топика возникла проблема с отсутствием захвата в связи с насыщением входного буфера при положительном пике входного сигнала более 1.9 B по RF входу. И этот эффект он заметил благодаря тому, что делители были установлены в 1 и достаточно было наблюдать входную часть через MUXOUT. С "сюрпризом" микросхема, и как Александр находил выход из положения?

Да, переписка еще интересна и тем, что у ADFок, которые не хотели нормально работать смещение на RF входе было прилично больше , чем 1.6В, указанные в датащите (вот та тема http://electronix.ru/forum/index.php?showt...t&p=1431043 ). Надо будет померять, сколько у этой ADFки смещение.

rloc спасибо за наводку на форум, как-то я позабыл, про него Нашел 1:1 свою проблему, даже цифры примерно такие же https://ez.analog.com/message/36838#comment-36838 , о, так это вопрос был у Dr.Drew , интересно, чем закончилась история?

Ура! Похоже я победил ее Добавил перед RF входом усилитель-ограничитель на двух лог. элементах, а потом аттенюатор (чтобы не спалить вход).

Поскольку метод "прямого замера" на низкой частоте исчерпал свои возможности (в связи с понижением шумов до расчетных), то измерения проведены на частоте 10МГц по методу ФАПЧ. Вот шумы (я тут с цветом надписей ошибся, верхняя кривая соответствует N=3, R=30, частота сравнения 6.6666МГц, нижняя N=1, R=10, частота сравнения 20МГц)):


Кстати метод измерения ФАПЧем тоже "на грани", вот шумы измерителя в сравнении с шумами синтезатора (а ведь еще есть шумы опорного КГ, которые всего на 4..10дБ лучше полученных цифр):


Теперь все +- соответствует ADSimPLL. Спасибо всем, кто подсказывал! Пора добавлять DDS, ну и "нетрадиционная" схема пока оправдывает ожидания, посмотрим что будет после добавления ДДСа...

Сообщение отредактировал Шаманъ - Jun 26 2016, 10:34