Есть процессор MSP430F6723. UART на скоростях до 115200 работает нормально, на 230400 мусор выдаёт. Кто работал с такими скоростями, посоветуйте как?
Может где-то модуляцию включить? Хотя на 115200 и на 4МГц системной частоты всё ОК.
#define FREQXT1 32768
#define BAUD 115200*1
#define FSYS 115200*32*2
#define NUM_USCTL2 (FLLD_0 + (FSYS/FREQXT1) - 1)
#define NUM_DCO DCORSEL_4

UCA0CTL1 = UCSWRST; // **Put state machine in reset**
UCA0CTL0 = 0; // UART 8bit
UCA0CTL1 |= UCSSEL_2; // SMCLK
UCA0BRW = FSYS/BAUD; // 1.00MHz 38400 (see User's Guide)
// UCA0BR1 = 0; // 1.00MHz 38400
// UCA0MCTLW_ |= UCBRS_1 + UCBRF_0; // Modulation UCBRSx=1, UCBRFx=0

Сообщение отредактировал mcheb - Jun 30 2015, 02:25

Если передатчик сплошным потоком в старт-стопном формате посылает что-то отличающееся от 0xFF - приемник вполне может попасть в "синхронизацию" на каком-то нулевом бите в потоке данных. И не выйти из этого состояния (приём искаженных значений) до паузы или 0xFF. Вставляйте в поток данных от передатчика 0xFF и посмотрите, что будет.

Genadi Zawidowski, спасибо, будем пробовать!

Не обязательно. Можно наоборот - больше 0-ей посылать. Приёмник будет периодически вылетать во frame-error, пока не найдёт правильный старт. Плохо если идёт поток чего-то повторяющегося, типа: 0xF7,0xF7,0xF7,0xF7,... - в этом случае никогда не вылетит. Можно не только паузы делать, можно использовать BREAK для установки правильной битовой синхронизации.

ПОток нулей не годится. Так как ноль он стартовый бит.

Тема избитая и изъеженная. Бит - байт стаффинг, ЦеЭрЦе и тд. Тайм-аут

Стартовый бит это не 0.
Это переход 1->0 с последующим сэмплированием линии на наличие нуля в одном или нескольких пробах на частоте оверсемплинга x16. Вот если все эти условия выполняются, тогда и принимается решение что имеется старт-бит.
А просто сплошной 0 - это сигнал BREAK.