Добрый день.
Бьюсь уже долгое время но не могу решить одну проблему.
Проблема такая:
Имеется платка с 5CGTFD9C5F23C7N на борту.
На ПЛИС собрана простая схема с рисунка 1. На вход подается 50 МГц, которые идут на PLL и умножаются до 200 МГц.
Конфигурация PLL приведена на рисунке 2.
После компиляции просмотр Chip Planner дает понять, что PLL расположился по координатам 0, 107 (рисунок 3).
При этом дизайн не работает, на выходе locked стоит "0", выходной частоты нет.
Пытаюсь вручную задать расположение PLL по другим координатам как указано в
https://www.altera.com/support/support-reso...092011_447.htmlВ результате при указании любых возможных вариантов расположения PLL (рисунок 4) получаю ошибки вида:
Error (171011): Can't assign node "PLL:inst5|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REF
CLK_SELECT" to location FRACTIONALPLL_X0_Y108_N0 -- node is type PLL Reference Clock Select Block
Error (171011): Can't assign node "PLL:inst5|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_REC
ONFIG" to location FRACTIONALPLL_X0_Y108_N0 -- node is type PLL Reconfiguration Block
Error (171011): Can't assign node "PLL:inst5|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUT
PUT_COUNTER" to location FRACTIONALPLL_X0_Y108_N0 -- node is type PLL Output Counter
Как я могу проверить работоспособность всех PLL на кристалле? Почему не получается задать расположение?
Эскизы прикрепленных изображений