Только проявляется он не по той схеме которая Вами описана - уж совсем за уши притянута.

Вторичный загрузчик есть?
WDT используется?

И да, заводской загрузчик ничего не знает о вашем APP_START. Он всего лишь подменяет адресное пространство с 0-го адреса на пользовательску флешь и выполняет сброс ядра (или его программную эмуляцию).
И запускается загрузчик _только_ при аппаратном сбросе. Сброс по JTAG сбросом не считатся, так как адресное пространство уже настроено на пользовательскую флешь.

Так пройдите бутлоадер по шагам - он прекрасно проходится... (возможно пару инструкций придется обойти, где JTAG отключается/подключается если это есть в LPC17xx, я только LPC21xx исследовал)
Или в IDA залейте...
Там небольшой кусочек исполняется, если контрольная сумма верная...





Поэтому, например у JLINK куча методов сброса для LPC, и например для LPC40xx лучше всего работает HALT after bootloader - потому что там еще настройки ROM прописываются иначе глючить IAP например начинает...

Нет и нет.


Думаю он не выполняет сброс ядра, так как на его входе ядро уже сброшено.


Да ну?! А зачем тогда среди сигналов JTAG есть сигнал nTRST? Для красоты что-ль? Он у нас разведён. И в свойствах подключения JTAG указываю стратегию сброса "core and peripheral" или "Reset PIN".


После множества проб, у меня сложилось впечатление что самое правильное подключение с типом сброса "core and peripheral". Иногда использую "Reset PIN".
Имхо - другие методы могут не задействовать сигнал nTRST JTAG-коннектора.

" А зачем тогда среди сигналов JTAG есть сигнал nTRST? Для красоты что-ль? "


"3 - nTRST - Output - JTAG Reset. Output from J-Link to the Reset signal of the target JTAG port. Typically connected to nTRST of the target
CPU. This pin is normally pulled HIGH on the target to avoid unintentional resets when there is no connection."

"15 - RESET - I/O - Target CPU reset signal. Typically connected to the RESET pin of the target CPU, which is typically called "nRST", "nRESET" or "RESET"."

И...?

Ну… " А зачем тогда среди сигналов JTAG есть сигнал nTRST? Для красоты что-ль? "
Разницу и подчеркнул и выделил

И

\TRST сбрасывает только тестовую логику. ПЕРИФЕРИЯ НЕ СБРАСЫВАЕТСЯ!

По поводу сбросов все расписано тут.

Для сброса всей системы есть Application Interrupt and Reset Control Register. А как оно отрабытывает (влияет ли на Memory Mapping Control register (MEMMAP - 0x400F C040)) - неизвестно.

Нашёл вроде причину: при изменении типа сброса в свойствах подключения JTAG с "Core and peripheral" на "Reset PIN" всё начинает работать (в ADTRIM появляется 0xF00).
Получается что при "Core and peripheral" после сброса не выполняется bootcode, а при "Reset PIN" или при "Normal" bootcode выполняется после сброса.
У нас nTRST с JTAG подключен к TRST МК.
Если "ПЕРИФЕРИЯ НЕ СБРАСЫВАЕТСЯ" почему такая разница между разными типами сброса подключения JTAG?

PS: Старый и новый мои проекты различались типом сброса при подключении JTAG.

По \TRST периферия НЕ СБРАСЫВАЕТСЯ.
А вот далее по JTAG у Вас сбрасывались, согласно вышеприведенным настройкам, "Core and peripheral". Каким образом - остается за кадром. Возможно, через Application Interrupt and Reset Control Register.

Возможно что при "Core and peripheral" IAR при подключении отладчика посылает сброс через этот "Application Interrupt and Reset Control Register" не проходя bootcode.
В разъёме от JTAG нашёл ещё один сигнал сброса, который у нас заведён на RESET МК. Наверное при выборе "Reset PIN"-варианта сигнал сброса JTAG подаёт на него с проходом bootcode и инитом ADTRIM....

Сейчас занимаюсь с LPC1754. В настройках JLINK стоит тип сброса "Normal". Для интереса, попробовал поставить "Core and peripheral" - у меня не только ADTRIM в 0 стал, у меня вообще весь проект раком встал. По SPI 512 байт вычитывать стал за полторы секунды вместо положеных 300 мкс

Ранее тоже пользовался "Normal" (это дефолт). Но потом перешёл на "Core and peripheral" как раз из-за каких-то проблем с периферией при рестартах отладчика. Точно уже не помню в чём именно было дело, возможно что не сбрасывалась какая-то периферия при рестарте или не глушились DMA-передачи или еще чего. С "Core and peripheral" это пропало. Использую эту установку на нескольких разных МК: LPC1758, LPC1778, LPC1788, Tiva TM4C129 - нигде до сих пор проблем не возникало. Правда нигде в них кроме этого проекта АЦП не используется.
Везде используется куча разной периферии как через DMA так и прерывания.

IMHO лучше ставить HALT after bootloader, тогда и reset используется и бутлоадер гарантировано запускается!



Вот я тоже использовал, обычно правда, SWD connect under reset чтобы вообще чип чисты был!
но вот на LPC40xx функции из boot rom стали глючить пришлось ставить halt after bootloader

В общем чем дальше - тем печальнее! документации все меньше - непонятного и закрытого кода от производителя - больше!

А при этом точно reset подаётся? И какой именно: импульс на какую-то ногу разъёма JTAG или сброс при помощи регистров CPU?