Всё это ерунда, но лень расписывать. Продолжайте мечтать.

Можно и проверить.
Только не забудьте как следует нагрузить порты емкостями (линий связи с внешними устройствами и самих устройств).

Из ВУЗа точно помню, что помимо статических потерь на силовом ключе динамические определяются квадратом частоты коммутации и временем открытия-закрытия ключа.

Это для импульсников при постоянном токе нагрузки. Здесь условия иные: есть ёмкость, которая перезаряжается с заданной частотой (1 МГц или около того). В школе решал для себя задачку: ёмкость разряжается на резистор, от чего зависит энергия, выделившаяся на резисторе? Правильно, только от ёмкости и напряжения, что легко понять, если вспомнить закон сохранения энергии. Так что не важно, хорошо открыт ключ или плохо, потери энергии всё равно зависят только от ёмкости.
Да, где-то бывают и сквозные токи, но я надеюсь, что ребята из ST не настолько лохи, чтобы сделать такой убогий драйвер.

Сквозной ток лучше кратковременного высокоимпедансного состояния выхода. Вы же не хотите, чтобы ваши схемы, подключенные к выходу ST микроконтроллера, улетали в черт-знает-какое состояние от малейших помех? И никто не хочет.

Хорошо. Давайте рассмотрим конкретный случай.
Выход контролера работает в ШИМ режиме push-pull со скважностью 50% и частотой 1мГц (реально так быстро никому не надо, но всё же).
В качестве нагрузки светодиод последовательно с резистором.

В каком случае КПД схемы будет выше: когда выход быстрый (красивый меандр) или когда фронты завалены?

Каким образом они валят фронты я не знаю (включают параллельно выходу какие-то ёмкости или ограничивают как-то выходной ток) - знание этого принципа дало бы большее понимание обсуждаемого нами вопроса.

Думаю, что однозначного ответа нет (ключ не идеальный, ёмкость нагрузки так или иначе будет иметься, и при очень крутых фронтах могут быть высшие гармоники которые не добавляют КПД)

ЗЫ: Насколько я понимаю, идеальная с точки зрения КПД схема - это когда нет вообще никакого последовательного резистора и ШИМ с бОльшей скважностью фигачит напрямую на светодиод, но так ведь никто не делает.

Зачем светодиод? Речь идёт о линиях SPI. Там нет никакой "полезной работы" кроме переключения из "0" в "1" и обратно. Следовательно, о КПД речь идти не может. Зато есть накладные расходы на перезарядку ёмкости линии и прочее. Так вот, я утверждаю, что они не зависят от установки скорости порта.
Кстати, у простой логики серии 74HC потребление резко подскакивает, когда уровень на входе где-то посередине между "0" и "1". Если устройство SPI ведёт себя похожим образом, то резкие фронты полезнее для экономии электроэнергии.

В моих проектах в L05x, L07x скорость по SPI приходится переключать для экономии батарейки. Между Low speed 400 kHz, Medium speed 2 MHz, High speed 10 MHz; макс. скорость 40 MHz не нужна. Выигрыш есть, зависит от проекта и задачи во многом.

Правильная логика имеет триггеры Шмитта на входе, поэтому некрутые фронты ей не страшны.

Судя по даташиту, скорость IO определяет только крутизну фронтов, но не выходное сопротивление. Думаю, скорость управляется сопротивлением предпоследнего выходного каскада - для повышения скорости в него добавляют в параллель ещё транзисторов, и выходные транзисторы переключаются быстрее.

Логичнее предположить, что количество выходных транзисторов меняется.

В 51-й микроЭВМ так было, при переключении выхода на 2 такта включался дополнительный транзистор.

Нелогично. Дело в том, что в даташите(правда, я смотрел на 446-й) приведены предельные значения уровней выходного напряжения при различных токовых нагрузках, и они не зависят от OSPEED. А зависит от OSPEED только крутизна фронтов, которая специфицируется в следующем разделе.
Вот в FPGA количество выходных транзисторов настраивается при помощи DRIVE STRENGTH, а скорость переключения - другим параметром.
Можно легко провести натурный эксперимент - протестировать выходное напряжение на нагрузочном резисторе при разных значениях OSPEED.

Что касается 51-й, то он изначально был сделан на nMOS, и там свои заморочки с экономией электричества в статике.

Я про КМОП 51-ю и говорю.
Тогда предположим, что и здесь транзисторы включаются на короткое время.
А у ПЛИС я считал, оба параметра делают одно и то же.

блин, еще раз:
что 1 МГц ДЖПИО = "на такой скорости порт будет способен выдавать приемлемый меандр" мне итак слава богу понятно

мне не понятно, какая минимальная скорость ДЖПИО нужна для обеспечения скорости СПИ в 1МГЦ.
уточню: верно ли утверждение, что для работы спи в 1 МГц, минимальная необходимая скорость ДЖПИО тоже 1МГц ?

Про осциллограф говорено неоднократно, самим ТС тоже. Смотришь форму тактов и данных. Если кривые, увеличиваешь скорость (ток переключения, будем считать) GPIO. Зависит от емкости нагрузок и самих цепей. Чем больше емкость, тем больше надо задать... Я думаю, скорости GPIO и частота сигнала соответствуют одно другому для некой стандартной емкостной нагрузки в цепи.