Доброго времени суток!
Недавно начал ковырять альтеровский SoC, в связи с чем возник довольно глупый вопрос - как правильно работать с периферией HPS из под OS (linux)?
Например пробовал поднять контроллер SPI. Пробовал из под userspace вручную управлять его регистрами - ничего хорошего не получилось.
Правильно ли я понимаю что самый корректный способ в данном случае работа с драйвером? Или есть иные решения?
И поможет ли чем альтеровская HWLIB при работе из под OS? Как я понял она больше рассчитана на работу с baremetal, да и в сорцах альтеровских драйверов я не встречал упоминаний о ней.

а вы работу узла SPI в прелоадере разрешили?
если разрешили, то через обычный mmap все должно работать, т.к. через драйвер линукса работает, но с заморочным CS

to Jury093
Извиняюсь, немного недопонял, что Вы подразумеваете под "разрешением работы узла в прелоадере"? Я пытался адаптировать example для SPI отсюда:
https://www.altera.com/support/support-reso...amples/soc.html
Но этот пример ориентирован под baremetall. В нем используется последовательность функций из HWLIB для инициализации контроллера SPI, контрллера прерываний и пр., но под OS это по идее и не нужно. (я скопипастил оттуда ту часть которая отвечает только за работу SPI, выдрал часть кода из HWLIB, подправил так, чтоб работало с виртуальными а не физическими адресами, но в итоге получил частоту SCLK вместо 2 МГц около 100, и почему то принятые данные всегда были в нулях ).
Собственно сам вопрос больше не о том как конкретно с SPI работать, а как вообще считается корректно работать с подобной периферией.

видимо я неудачно выразился.. под прелоадером имеется в виду u-boot, который состоит из двух этапов - прелоадер и собственно u-boot
а начальная конфигурация узлов в т.ч. и SPI производится из оболочки Qsys из-под Quartus
т.о. Qsys формирует хидеры с настройками, на основе которых u-boot настраивает периферию HPS


в линуксе? желательно по законам линукса, конечно.. со спецификой embedded
если совсем прямой путь - в Qsys включили SPI, в ядре разрешили SPI и свой чип, в dts прописали SPI и свой чип, далее после перезагрузки, если все корректно и правильно, то получили канал или устройство в /dev, далее софт для пользователя..
если хочется экстрима/нестандарта, то на любом этапе после u-boot перехватываете и самостоятельно пишете всё, что касается обмена с SPI ну и сервис в сторону пользователя..

Да, в Qsys все описано, в ядре поддержка SPI включена, он даже видится в /dev. Если с драйвером работать то осталось только разобраться как им рулить. Было интересно как вообще управление железом делается. По видимому да, самое логичное наитивными для OS путями - через драйвер)

SPI не может "видится" в /dev, обычно он представлен устройством на канале или /dev/spidevX.X
смотрите в исходниках драйвера - чем он занимается и что создает в системе


поищите в разделе OS->linux треды, там где-то выкладывались названия литературы - устройство линукса, линукс для чайников, линукс и драйверы..
возможно на местном фтп они есть или в сети

напрямую к железу HPS можно обратиться примерно так (прописав адреса HPS и имея права на доступ)

но это чисто почитать/пописать в регистры, задействовать, например, прерывания или DMA уже не получится - такие вещи делают через драйвер..

Я и подразумевал, что он представлен как устройство в /dev каталоге.
В целом понятно, спасибо!

https://rocketboards.org/foswiki/view/Documentation/WebHome
https://rocketboards.org/foswiki/view/Docum...rAlteraSoCLinux
https://rocketboards.org/foswiki/pub/Docume..._Altera_SoC.pdf

Да, спасибо, сейчас в этом и копаюсь. Собственно, чтение/запись через отображение на память получилось, хочу попробовать простые модули пособирать

Возвращаясь к этой теме - заметил не понятную для меня особенность.
Использую DE-0 SoC Nano. Конфигурирую ядро наподобие описания здесь https://rocketboards.org/foswiki/view/Docum...xBeginnerSGuide , с версией ядра 4.1 (как там и указано).
В этом случае у меня работает FPGA manager, но не работает Ethernet, если использовать ядро 4.4 - то все наоборот. При этом SPI не запускается вообще. Если использовать скомпиленный example от Terasic все работает хорошо.
Пытался сравнивать содержание файла .config версий ядра 4.1 и 4.4 - особых отличий не нашел.
Кто нибудь сталкивался с подобным поведением? Можете скинуть рабочий .config с произвольной версией?


P.S. при конфигурации сети использовал дефолтные настройки

Я использую ядро 4.1.22-ltsi+ отсюда: https://github.com/altera-opensource/linux-socfpga.git
 config.txt ( 71.3 килобайт ) Кол-во скачиваний: 56

Собирал все (ядро и модуль) кросс-компилятором arm-none-eabi-gcc версии 4.8.4 на Debian 8.1.
По поводу fpga manager не могу ничего сказать, я его не использую, тк мой проект использует DMA через fpga2sdram и поэтому битстрим загружается бутлоадером u-boot.
С ethernet проблем не обнаружено.
Что касается SPI. Я "завернул" сигналы SPI0 master в FPGA, чтоб потом вывести их на разъем DE0-Nanao. Такой метод дополнительно позволяет получить контроль над 4 выводами SS.
Я не использовал драйверов SPI из ядра, а написал свой модуль - так мне удобней. Сейчас у меня через SPI управляется 3 устройства - 2 DAC и DDS. DAC получает 16-битные команды, а DDS 32-битные.
Вот пример кода для 32 бит

Используемые константы.

Подробно о регистрах и режимах написано в документе Cyclone V HPS TRM.
Если есть какие-либр вопросы - пишите.

Важный момент: при любом изменении в настройках HPS (которые вы делаете в Qsys) нужно пересобирать preloader! Те запускать bsp-editor, потом make. Иначе перефирия может работать некорректно или совсем не работать.

bugdesigner, спасибо! Попробую собрать с Вашей конфигурацией. У меня, собственно, тоже используется u-boot для заливание битстрима, хотя хотелось бы прикрутить к проекту возможность перепрошивки из под OS.
Отдельное спасибо за код модуля. Попробую реализовать, если с встроенным не выйдет. Если честно, пока в kernel space ничего не писал, поэтому хотелось встроенный поднять.