Про скепсис не понял. Конечно, PDS лучше. Проще, дешевле, экономичней по потреблеиню да и спектр не хуже.

Ну уж извините меня за то, что я недостаточно доходчиво до Вас излагаю свои мысли (ну такой у меня дикий стиль изложения, с неумышленным подколом непричастных).
Я с первого своего участия заявил, что надо исправить ошибки и реализовать более качественный макет на дискретных компонентах, с чем Вы были не согласны, и не только со мной.

Это точно. Особенно без ФНЧ, который вы удалили. Особенно без учёта шумов ГУНа и ОУ, которые Вы не учли.

За сим звыняйте, но к теме PDS больше не приближусь - слишком низко компетентен в тематике виртуального синтеза частоты.

Конечно звыняю. Вот только прежде, чем делать такие категорические заявления попробовали бы разобраться в сути идеи. Я уж сколько раз объяснял, что на дискретных элементах она не реализуема, невозможно построить ЦАП, тактируемый одновременно опорой и сигналом. Если несогласны, считаете, что можно, то, пожалуйста, нарисуйте схему. А что с шумами ГУН? Его остаточный шум зависит от полосы пропускания ФАПЧ. Взгляните на прилагаемый рисунок. Он получен на модели в качестве примера, когда неточность разрядов ЦАП составляет 0,1% среднеквадратического значения при нормальном законе её распределения по разрядам с дисперсией +/-0,3%. Там хорошо видно какой ФНЧ можно поставить и насколько широкую полосу ФАПЧ можно обеспечить. От шумов ГУН ничего не останится.

Лично у меня недоверие к схемам которые невозможно реализовать на дискретных компонентах. Собственно, а чем интегральное исполнение отличается? Как реализовать такой ЦАП в интегральном виде? Ваша идея должна быть реализуема на дискретной/программируемой логике. Согласен, что показать все преимущества (типа тактовой в сотни МГц) не выйдет, но прототип должен работать (пусть на частоте во много раз ниже) и при этом подтверждать заявленные параметры.

В прошлом сообщении я не совсем точно выразился. Реализовать ЦАП на дискретных элементах, конечно, можно, но ничего хорошего из этого не получится. Мы реализовали, см. прилагаемую картинку. С RS-триггеров (их 32), которые в FPGA, сигналы поступают на резистивные сборки RN1…RN8 по 4 резисторов в каждой и которые «размазаны» по печатной плате. О точности такого ЦАП и говорить нечего. Ну и соответствующий результат получили, см. http://speedwell-designs.com/doc/A%20Low%2...0Resolution.pdf. Единственно подтвердили работоспособность идеи.

Его Вам нужно было чуток доработать - подавать прямо с FPGA сигнал на ЦАП я бы не рискнул.


Я помню.


Как по мне, то не проверили, ведь, если я правильно помню, результаты практические сильно отличались от теоретических. Может нужно было пробовать на более низкой частоте или сделать еще один прототип, где часть логики вынесена за пределы FPGA, помнится даже источник повышенного шума не был обнаружен. Результатом на мой взгляд являлось бы совпадение практики с теорией, пусть и на низкой частоте.

Источник шума – помеха дробности. Если на низкой частоте, то кому это интересно? Сейчас в моде гигагерцы, и спросят, а как там?. И вообще я этим сейчас не занимаюсь, сам не могу, а помошников нет. У каждого свои дела и проблемы. Вам спасибо, что приняли участие по этой теие. Но надо, видимо, подождать ещё лет 20, когда идею поймут и оценят. Жаль. У меня такой возможности нет.

Появилась инфа.
http://www.analog.com/en/products/digital-...ers/ad9164.html
Там же рядом AD9162
И что теперь делать, если частота выборок до 12 ГГц?
А если утроитель на выход и отфильтровать?

Нам - изучать, думать и обсуждать.
Виталию - забыть об ADI. The End...

Судя по спурам- пока не особенно радостно.

А что там с балунами на выходе микросхемы? Есть две версии эвабоардов- с балунами от MCL и от MarkiMicrowaves
TCM1-63AX+ до 6 ГГц от MCL
BAL-0009SMG до 9 ГГц от MM
Вот интересно, если овернайквист находится за пределами рабочих частот балуна, то что там будет творится во второй- третьей зоне?

И почему я должен забыть про ADI? То было золотое время, когда открыли занавес, и у них был интерес к нашим идеям. Приятно вспомнить. Они многое сделали, см. прилагаемый отзыв. Вот и память осталась. А потом в полную силу вступила доктрина NIH – Not Invented Here, и занавес закрылся. Ни одна фирма не принимает идеи со стороны. Ну а наши фирмы слабые. Наиболее продвинутая Миландр. И чем она собирается покорить рынок? Опять-таки лепят микросхему Fractional-N PLL синтезатора. И куда с ней, когда спектр по меньшей мере на порядок хуже самого посредственного зарубежного аналога?

Сообщение отредактировал Vitaly_K - Sep 24 2016, 14:34

А с чего Вы взяли, что им надо покорять какой-то рынок, тем более, что у ЭЛВИИСа это уже есть?
Миландр, возглавляемый вашим бывшим соотечественником, работает на уже застолблённую территорию.

Нам часто не требуется очень чистый спектр. Тут всё смешалось в доме Облонских с измериловкой, потому и частые разногласия.

В моей отрасли, например, ФШ не так сильно важны, а вот чистота спектра по спурам - много важнее.

Видны смесительные спуры. В той или иной степени они будут на выходе любого ЦАП. По косвенным признакам, эту микросхему начали разрабатывать достаточно давно, для одного военного заказчика. И задачи получить сверхвысокие параметры у них не было.


Я бы не стал рассчитывать на зоны выше первой. С увеличением частоты по выходу ЦАП спуры растут быстрее закона 20logN, есть некоторая граница, после которой выгоднее умножать - это видно и по нашим измерениям и по схеме UXG. Жаль, нет доступа к полной полосе AD9162, с 6 ГГц до 12 ГГц повышение идет за счет интерполяционных фильтров, ЭМС которых с аналоговой частью может сказаться не лучшим образом.


С уверенностью говорю, реализовать спектральные характеристики на одной микросхеме со сравнимыми параметрами или лучше невозможно, вне зависимости от того, какой алгоритм используется. Все упирается в ЭМС внутри кристалла, и с повышением частоты проблема становится острее. Если на макете невозможно реализовать разделение аналоговой и цифровой частей, надеяться, что получится в интегральном виде не стоит.

PDS можно разбить и на две микросхемы. В чём проблема? В одной - чисто цифровая схема, во второй - аналоговая с ЦАП.

Разбить не так и просто, многократно Вам предлагали это сделать на макетной плате. ЦАП у Вас не простой, с двумя клоковыми доменами. Данные от каждого домена нужно тянуть к аналоговой части отдельными линиями, чтобы стробировать их в аналоговой части. Итого, про предварительной оценке, 32 + 32 = 64 линий, не мало, особенно по сравнению с обычным ЦАП. Это уже серьезное препятствие к оптимизации по стоимости, потреблению, быстродействию.