Через "HKP ASCII encrypted" должно работать.

так и есть, скачал более новую версию pcb library expert (2016), там есть ASCII encrypted, работает! fill, спасибо ого, работает даже прямой экспорт в либу, круто

Уважаемые, подскажите пожалуйста!
При заполнении поля Name символов Link, Power или Ground это поле автоматически становится видимым - хорошо, но его постоянно приходится выравнивать. Плюс к этому автоматически становятся видимым и Name цепи, к которой подключён символ, а поскольку названия у них одни и те же, то смысла в этом нет.
Что хотелось бы:
1) Найти поле Name в Редакторе символов и сделать выравнивание один раз и навсегда, как это происходит со всеми элементами схемы.
2) Сделать невидимым Name цепи автоматически, а не каждый раз убирать галочку на каждом отрезке цепи...

Тыц
Символ линка с настройкой NAME_PLACEHOLDER взят из ЦБ Xpedition_XENTP_Library (ODA)
[attachment=103403:Link_IN.7z]

Спасибо, вроде работает!
Ещё вопросик:
Хочу импортировать символ ПЛИС, из собственной библиотеки, в xDx IO Designer (через Import -> Symbols from Central Library).
Выбираю партишн, после этого пишет ошибку, при этом символа для выбора нет, но видно, что он распознал ПЛИС. После закрытия error:


ЛОГ:
importlmcsymbol -wizard
# logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_A.1
# unrecognized construction at line 37
# |TVRNT 2 508000 2286000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_B.1
# unrecognized construction at line 32
# |TVRNT 2 4826000 1016000 2 2
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_C.1
# unrecognized construction at line 31
# |TVRNT 2 508000 2540000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_D.1
# unrecognized construction at line 31
# |TVRNT 2 508000 1270000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_E.1
# unrecognized construction at line 36
# |TVRNT 2 508000 6096000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_F.1
# unrecognized construction at line 42
# |TVRNT 2 508000 2794000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_G.1
# unrecognized construction at line 31
# |TVRNT 2 4826000 1778000 2 2
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_H.1
# unrecognized construction at line 31
# |TVRNT 2 508000 1270000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_I.1
# unrecognized construction at line 27
# |TVRNT 2 508000 11684000 2 8
logic error in file E:\Dropbox\_projects\MentorGraphics\libraries\mentorlib_v2\SymbolLibs\FPGA\sym\XC7A100TFGG484_J.1
# unrecognized construction at line 26
# |TVRNT 2 3048000 5080000 2 2

Можно как-то решить проблему?

не понимаю о чем речь идет и зачем это
но у меня все импорнулось, появилось в xDxDataBook/SymbolView, спокойно размещается, но это символ, а не компенент

поясни свою задачу

Если с пинов удалить атрибут FPGA_PIN_FUNCTION то импортирует.

Дело в том, что у меня уже есть готовый компонент ПЛИС, который уже задействован в проекте. В этом компоненте, есть символ ПЛИС, который я создал из CSV-файла Xilinx. Мне бы хотелось использовать именно свой символ, т.к. я уже создал связи в проекте и мне не хочется заново выравнивать, редактировать УГО, а потом опять соединять его в схеме.
Может стоит добавить какие-то дополнительные переменные в символ? У вас он видится из xDX IO Designer'а? В Символах?
Хотелось бы пользоваться этой функцией раз она доступна из IO Desiigner'а.

Попробую!

ввел тебя в заблуждение, виноват-с
не заметил буквочек IO в "xDX IO Designer"

Помогло, спасибо!

Можно ли сохранить проект в vx2 в старом формате, 7.9.3, например?

Нет.

В VX есть генератор массивов переходных. Очень удобно его использовать для переходных под qfn корпусом. Но, чтобы туда не утекал припой отверстие (сверло) нужно закрыть маской с небольшим наложением на металл. А вот как это сделать автоматом не рисуя маску в пдастэк редакторе (ковырял solder mask generator, но так и не добился результата)?

Гораздо проще ввести маску в падстек.
Если хочется по извращаться, то например:
1) добавляем свой слой mask_top
2) в диалоге Mask Generator:
- слева и справа выбираем Via Hole
- операция And
- в Grow/Shrink (в центре) вводим нужное значение увеличения итоговой площадки (отступ)
- включаем Fill shapes
- в секции Output to ставим галочку на User layer и выбираем mask_top
- жмем кнопку Add и в таблице появляется новая строчка
- жмем Process
В результате на слое mask_top имеем искомую графику маски (размер=отверстие+отступ), которую можно напрямую передать в гербер или войти в редактирование графики, оставить видимым только слой mask_top, выбрать все скопом и в диалоге Properties поменять на Soldermask Top.

Вопрос: а можно ли, в xDX I/O Designer комбинировать сигналы ПЛИС c типом CONFIG, например с питанием. Или питание разных частей ПЛИС между собой, то же самое относится и к земле.
Пример 1: мне нужно закоротить конфигурационный пин, скажем M0 на землю (GND). Я могу это сделать через последовательный резистор, и тогда вопросов нет, как эта часть (от ПЛИС к резистору) обзовётся меня не волнует.
А вот что бы напрямую подключить пин к земле, мне нужно объявить его сигналом GND. Но я не могу этого сделать из-за конфликта. Или для этого предусмотрен какой-то более простой способ?
Пример 2: У меня есть цепи питание ПЛИС, которые мне бы хотелось объединить между собой, например питание трансиверов MGTAVСС и питание ядра ПЛИС VCCINT от +1 В. Но в один сигнал они ну никак не хотят впихиваться. Аналогично земле, зачем создавать разные сигналы для земли, например для встроенного АЦП, если я его не использую и т.д.
Я так понимаю для питания надо редактировать настройку PCB Signal Generation? Из чистого любопытства я переименовал землю АЦП AnalogGND в просто GND, но она по прежнему не хочет добавляться в общий сигнал GND