Интересная тема.
Такое ощущение, что в какой-то команде пожалели денег на разработчика.

По теме:
Всё реально. Реализовали SRIO на кристаллах Xilinx: V6, K7, сейчас делаем на KU. Например, для V6 скорость: 1ГБ/c туда, 1Гб/c обратно. Тесты обмена данными следующие:
FPGA <> FPGA,
FPGA <> DSP,
FPGA <> HOST (компьютер).

В первом варианте для V6 задействован SRIO SWITCH для обмена между удаленными друг от друга устройствами (т.к. на 1 плате - 1 ПЛИС, на скорость это не влияет). Для K7 свитча нет.

А более 1Гбит не получилось?

Туда: 1ГБайт/c.
Обратно: 1ГБайт/c.
Потоки независимы.


Сообщение отредактировал sallador - Oct 20 2016, 07:44