понял
еще есть пару вопросов
но без проекта перед глазами возможно будет ответить трудно, по этому на почту кинул все - RB, ЦБ (внутри RB) и тестовый пример

RB имеет 2 слоя
материнка 6 слоев (это для примера)

вопросы почему:
1.в схеме TPS62180(Master) слой 2 RB не стал на 6 слой материнки, а уcтановился на 2 слой, хотя мапирование слоев было 1-1 и 2-6
соответственно трассы и зазоры установились в 1 и 2 слой материнки
2.в схеме TPS62180(Master) Clearances установилось в Default, а не в схему TPS62180 (Default Rule)

наверно делаю какую то логическую ошибку
да, если возможно проведи научные изыскания в VX1.2

Создав новый проект в VX2 и вставив в него RB проблему не наблюдаю.

два RB (абсолютно разные по структуре слоев и схемотехнике)
каждый имеет полигоны 0V на ТОР
необходимо в одном RB иметь подключение "Buried" во втором нет

не получается получить такой винегрет - либо есть Buried во всех RB ибо нет Buried

P.S. данные RB используются одновременно в одном плате

Насколько я вижу, проблема в том что в новый проект не передаются Plane Class из повторного блока. Сами Plane Shape передаются, но принимают стандартный класс.
Соответственно можно например,
- создать нужные Plane Class в новом проекте
- сделать Flatten для RB чтобы стали доступны изменения внутри них, и далее назначить нужный Plane Class в Plane Shape.

совершенно верно
и к тому же созданный новый класс передает свойства на все RB


только так, другого пути я тоже не нашел


в RB кашерно растащил рефдесы для сборки, рефдесы для шелка
и когда ввел RB в проект расположение и свойства текста рефдесов взялось из ЦБ

какая галка отвечает за кашерность рефдесов ?

В VX2 есть новый путь - Shared Blocks.

Последовательность достаточно простая:
- в исходном проекте делаем иерархический блок
- затем на нем ПКМ>Shared Blocks > Mark as Publishable
- в свойствах в поле Block Type ставим Logical/Physical
- в топологии размещаем и трассируем и т.п.
- затем рисуем Draw > Shared Block Area область топологии которую надо передать в другие проекты
- File > Publish Shared Blocks
- после этого блок доступен для размещения в другом проекте - появляется в ЦБ и закладке Shared Blocks в DxDatabook
этим путем передаются классы плейн
размещение текста также сохраняется как в RB

кто бы сомневался, что у fill-a не кашерно
всегда с опасение жду ответа от тебя "у меня все хорошо прекрасная маркиза, но в VX2" (ранее было ЕЕ207.х затем ЕЕ7.9.х и VX1.x)

не забыть про галку Publishable в свойствах Shared Block Area

в ЦБ не создается папка и иконка Shared Blocks по аналогии с RB
см через закладку Tools

Shared Blocks получается каким то костылем к RB
использовать возможно только в проекте в котором он используется (если проект со стеком 16 слоев, то применить к 4 слоям не получится)
хотя в реале и 2 слоев достаточно, в итоге идем по пути RB, но на выходе создаем Shared Blocks

Shared Blocks имеет право на существование, но возможности RB необходимо допилить до Shared Blocks

Ну я естественно опустил что надо опубликовать блоки в схеме и плате.

Создается папка ReuseBlocks. Управление через Tools>Shared_Block_Manager.

Без проблем вставляется в любой другой проект в котором количество слоев >= количеству в блоке SB.

да нашел папку в директории ЦБ, не подумал, что там лежат SB (очередное подтверждение, что SB внебрачный сын RB)
как управлять ?
у меня в Shared_Block_Manager все серое

верно, не совсем точно выразился
SB создается со структурой проекта, где он используется
и его не возможно применить его в проекте с меньшим числом слоев (хотя для самого SB достаточно 2 слоя !!!!)
т.е. надо корректировать SB и в итоге проще создать RB с минимальным набором слоев и использовать где угодно

но в RB осталась проблема плейн-классов

RB и SB подразумевают разный подход к разработке.
1. RB - создаем проект RB, в котором есть только схема\топология RB. После записи в ЦБ, схема RB становится не редактируемой. Топология редактируется через LM.
SB - выбираем любой кусок схемы\топологии в существующем проекте и записываем его в ЦБ. Далее (если нужно) схему и топологию SB редактируем в исходном проекте (из которого его извлекли).
В топологии можно указать какие элементы, находящиеся внутри области SB, не надо извлекать в SB. А в случае RB их пришлось бы удалить физически.
2. Можно перевести существующий RB в SB.
3. Логика работы подразумевает что сначала реализуют более простые проекты, на меньшем количестве слоев и соответственно не встает проблема обратного использования, когда SB содержит больше слоев чем новый проект. Собственно говоря, что тебе мешает сделать копию исходного проекта, изменить в нем кол-во слоев на минимальное под SB и затем уже извлечь SB, для использования в других проектах.

имеем VX2.1

очередная проблемка с RB
1.в будущем RB выравнена шина
2.создан RB
3.RB установлен в сборку
4.и выравненная шина RB увеличилась в длине

- StackUp абсолютно одинаков по слоям
- мапирование слоев не делалось, слои один в один

в RB и сборке учитывается длина via

подготовить тестовый проект по времени будет не так быстро, по этому у кого есть похожий RB прошу проверить у себя

как всегда проблема (которая уже была в далеком 2012г) не стоит выеденного яйца

в проекте пришлось развалить Cell (в котором уже были via) для удаления пары via и далее при создание RB в процессе ProjectIntegration удаляется локальная библиотека и заново берется Cell c via
а раз в данном проекте via учитывается в длине проводника, то соответственно длина via посчиталась два раза

наконец пришло время проверить SB в реале на 101%
см картинку и видим, что ResDes в SB не сохраняют свою ориентацию при повороте SB на плате
думал ошибка, но сделал тестовый проектик с одними резисторами и результат прежний
даже без установке SB без вращения происходит изменение угла некоторых ResDes на 180 градусов

однако печалька, одно радует в SB:
1.ResDes не слетают на значения по умолчанию шрифта и место положения
2.Plane Class из SB передаются в проект