Сижу пишу свое IP Core для Quartus SoPC (Проверил в QSys тоже работает). Проблема в том что на выходе интерфейс асинхронный и чтобы его генерировать нужно знать клок который приходит на ядро. Кто нибудь знает как это сделать?

Это как?
Если на вход приходит клок, то все что делается на выходе обязано быть синхронным с этим клоком.
А иначе все такое "свое IP Core" с "на выходе интерфейс асинхронный" - это полный бред и пустая трата времени...

Ну так то оно так, но вот есть допустим UART то что он даёт на выходе конечно само по себе завязано на входящий клок, но при этом всё равно он считается асинхронным.

А с чего это "при этом всё равно он считается асинхронным"... UART считается асинхронным, потому что его данные не имеют стробирующего тактового. И отсчет времени стробирования запускается по середине стартового импульса... Только и всего... Но к понятию "синхронный проект в ПЛИС" это не имеет никакого отношения...

Возможно я неправильно выразился. Но вопрос о том как получить частоту клока остаётся открытым.

константу можно передать при помощи параметров через .tcl-скрипт

почитайте Quartus II Handbook Volume 1: Creating a System with Qsys
и подсмотрите как в стандартных альтеровских корках в .tcl-скриптах это делается, хоть в том же uart-е

get_parameter_value / get_instance_parameter_value / set_instance_parameter_value должны помочь

Спасибо за подсказку, нашёл здесь https://www.altera.com/content/dam/altera-w...opc_builder.pdf
частоту можно через SYSTEM_INFO получить.