В предыдущих версиях ExpeditionPCB трассировка дифференциальной пары проводилась след. образом: прокладывался один сигнал, а затем второй, который автоматически слипался на заданном расстоянии с первым. В 2005-ой версии, даже при попытке провести один проводник, все равно ведется сразу два проводника, что не всегда удобно, вернее почти всегда крайне неудобно. Кто знает, подскажите пожалуйста, как отключить сей чудесный бонус?

Держите нажатым Alt.

Спасибо, помогло!

Есть три параметра по которым надо выровнять длину в Exp2005SP1.
1. длина проаводов в диф паре
2. длина отрезков в вилке разветвления(DDR _CLK)
3. длина трех диф пар
В состоянии он с этим справиться? Использую match в CES для п/п. 2. и 3. Команда tune не позволяет добиться результата

http://electronix.ru/forum/index.php?showt...=12557&st=0

Воспользовался Вашей ссылкой. Выполнил все пункты(как мне кажется). После ручного выравнивания диф пар (pair tol) выполнение команды tune сводит на нет все выравнивания pair tol.
И так несколько попыток. Как быть?

По указанной ссылке можно было прочитать:
Специального выравнивания для диф. пары нет, т.к при проводке пары система сама ведет проводники рядом и подключение к пинам старается сделать так чтобы длины были одинаковы. Т.е теоретически значительный разброс длины в паре может быть только при раздельной проводке проводов пары.

Запустив Tune вы дали возможность системе подстроить:
- общую длину пары под заданные ограничения по длине,
- отдельных соединений pin-to-pin (если они заданы),
- выровнять общую длину пары по отношению к другим парам (цепям).
При этом длины внутри пары могут "разбежаться". Поэтому ручное выравнивание между проводами пары нужно делать в последнюю очередь (если это вообще нужно в конкретном случае, см. приложение). На параметры разбега могут влиять текущие установки в Editor_Control>Routes>Diff_pair_rules

Так еще Exp2005sp1 недовыравнивает до конца (с заданной точностью) общую длину диф пары к другим диф парам и отдельных соединений pin-to-pin. Также вызывает сомнение вычисление диф волнового сопротивления в CES: в таблице - одни значения, а в лэйер стекап- другие.

Давайте конкретный пример, чтобы было понятна точность, установки, расчеты и т.п

Как Вам дать проект?

или ссылку откуда скачать или в почту fill@megratec.ru

Отправил Вам проект по почте. По- возможности вычистил все лишнее. help и pdf доки читали. Сделали вроде в соответствии с ними.

Посмотрел:
1. Известное ограничение - tune не может выдержать слишком маленькие значения, тем более когда это касается диф. пар с разветвлением (у вас 10th, а в основном рабочее, т.е нормально достижимое значение автомата порядка 50-100th). В вашем случае автомат выдает +/-16 на всей длине и в пределах +/-10 по разветвлениям. Если выравнивать только общую дину то автомат укладывается в ограничения. В вашем случае получается три взаимосвязанных ограничения: диф.пара, общая длина цепей диф. пар и длина ответвлений внутри диф. пар. Начиная выравнивать одну длину, автоматом задеваем другую и проблема в том что система работает не с отдельной цепью, а с диф. парой (так заложено в алгоритм), если бы не нужно было удерживать парность задача бы значительно упростилась.
2. Tune не работает нормально при включенной сетке, т.е сетки надо выключить
3. Есть проблемная связь диф. пары левая нижняя, она очень короткая по сравнению с другими диф. парами которые нужно выровнять. Замечено что система как бы строит прямоугольник, в котором диагональ это два пина в связи, внутри которого и рисует змейку, если прямоугольник маленький и внутри него нужная змейка не помещается, то выравнивания не происходит. Данная проблема отмечена как DR и будет решена.
4. Для достижения выравнивания рекомендуется убирать все ограничения по параметрам змейки
5. В редакторе стека вы устанавливаете значения импеданса диф. пары и система расчитывает соответсвующие значения ширины и зазора для проводки на одном данном слое, а вы реально диф. пары провели по 1, 3, 8 слою, при этом на 1 и 8 слое не выдержали условия диф. пары. Соответственно и в CES реальные значения показаны не 100 (кстати не понятно почему 100, а не 120 как в описании рекомендовано интелом), как хотелось бы, а более высокие. Увеличьте ширину трасс на 1 и 8 слое и увидите как уменьшится итоговый импеданс.
Стек слоев вы тоже имеете не такой как использовал интел при своих расчетах, вопрос - вы уверены что ограничения взятые у интела и которые вы пытаетесь выдержать являются правильными в вашем случае?
6. Почему то выравнивая клоки с точностью до 10th на плате, вы забываете о расхожденни в длинах внутри корпуса (например разница внутри пары между DDRI_CK_N2 и DDRI_CK2 составляет 73th, а между самой длинной и самой короткой цепью клока 364th)

Спасибо за обстоятельное объяснение.
1. К сожалению в требованиях Интела написано именно 10 th.
2. Учтем
3. Попробуем обойти
4.Если я правильно понял: разрешить все способы прокладывания и не ограничивать геометрию змейки
5. КРайние слои пока не до конца настроены. Меня пока в первую очередь интересует 3-ий слой(с ним экспериментирую). Правильно ли я понимаю: В CES отображается волновое сопротивление на разных участках через ";"? А 100 Ом у меня осталось от экспериментов. В layer stackup считаются одни значения а в CES применение этих параметров дает другие значения (кому верить). Сейчас нахожусь в процессе сравнения этих значений с посчитанными по формулам.
Насчет ограничений: интел в своей плате для разработчиков не выполнил эти ограничения и написал эррату, в которой рекомендует использовать аппаратную коррекцию ошибок(обязательно). Мне на эти грабли наступать не хочется, хотя аппаратная коррекция будет.
6. Это следующий этап. Я еще не разобрался как подключать IBIS модель от интела и микрона(Если не получиться разобраться - задам вопрос).

Сообщение отредактировал elantra - Aug 21 2006, 11:28

1. Скорее всего проще и быстрее подстроить остаток вручную (например зафиксировав основную часть трассы и удлинняя только незафиксированные концы).

5. В диалоге layer stackup вы вводите параметры послойно, т.е если вести трассу от начала до конца на выбранном слое 3 то итоговые параметры в CES будут совпадать. В вашем случае есть например отрезки соединений между резисторами на слое 8, и параметры не совпадают с рачетными для диф. пар (зазор больше), и соответсвенно импеданс данных отрезков диф. пар другой, значит надо менять ширину этих отрезков трасс, если зазор невозможно (тоже самое можете посмотреть-проверить и в диалоге layer stackup введя больший импеданс при сохранении ширины трассы, увидите ваш текущий зазор).
6. Подключать IBIS не обязательно, для учета длины внутри корпуса, достаточно войти на закладку Parts и в последней колонке (Pin Package Length) ввести данные длин из datasheet