Прошу прощения, Александр, всё дело в том, что здесь в теме уже как минимум двое активных участников с именем Александр.

А лично Вас, уже привыкшего к такой версии вашего имени, я не собирался ни унизить, ни обидеть, а лишь решил т.о. выделить.

2 Vitaly_K: Сначала разберитесь с тем, что изобрели, а потом другим пудрите мозги. Отправляю вас в полный игнор...

2 Electronix: Форум изжил себя в полной мере, смысла отправлять его в игнор не вижу- форум самоигнорировался...

С такими учителями и наставниками, как в этом форуме, слушатели мои, окажитесь на помойке без средств к существованию, и никто <censored> не протянет вам руку помощи.

<censored>...(((

Сообщение отредактировал l1l1l1 - Dec 28 2016, 23:09

['Chenakin' date='Dec 16 2016, 01:22' post='1468996']

Цитата(Vitaly_K @ Dec 24 2016, 13:38)
Но мой вопрос был о другом. Здесь недавно прозвучало (dm.pogrebnoy), что выборки у вас надо подавать не одну за другой, а сразу несколько в параллель, но на более низкой частоте.
Как это соприкасается с PDS, где используется та же идея? Как это делается у вас, если не секрет?

Думаю, dm.pogrebnoy ответит более квалифицированно, т.к. я не специалист по ПЛИС. Упрощенно (для себя) я это представляю таким образом. Есть, например, скоростные ЦАП с частотой клока 5 ГГц и выше (AD9163, EV12DS460A). На ПЛИС реализовать логику DDS (аккумулятор, LUT) непосредственно можно лишь на нескольких сотнях МГц. Зато у ПЛИС очень много ресурсов, которые можно задействовать в параллель. Условно говоря, можно реализовать несколько ядер (NCO) так, чтобы они обеспечивали не один, а несколько цифровых отсчетов, сдвинутых по фазе (отсюда polyphase DDS).

Всё-таки есть малость общего с PDS. Это формирование полифазного сигнала. Правда, далее пути расходятся. В PDS это можно делать в расщепителе фазы (основной блок и основная идея) на логических элементах, на аккумуляторах и на цифровых сумматорах. Все эти 3 варианта подробно у меня рассмотрены. Один из них воплощён в ПЛИС, имеются VHDL и Verilog коды.

Ну а далее эти отсчеты нужно перенести в ЦАП. В быстрых ЦАП сейчас для этого используют специальный интерфейс JESD, а в ПЛИС (Kintex-7) выделены специальные ресурсы (transceivers), чтобы перекачивать такой поток данных.

Надеюсь, dm.pogrebnoy меня поправит и ответит более корректно.

Это понятно. DDS быстрее, если в чистом виде и хорош, если со спектром у него всё в порядке. Но ведь в чистом виде его практически не применяют. Приходится чистить спектр, и вот тогда выплывают разные добавки типа тех же ФАПЧ.

Ну, в чистом виде, наверное, вообще ничего нет. А почистить спектр DDS не так уж и сложно и без ФАПЧ. Берем коммерчески доступную микросхему DDS, переносим требуемый частотный диапазон вверх (апконверсия), последовательно расширяем частотный диапазон и далее делим вниз в ту же точку (условно говоря). Если начать с 50 МГц, подняться до 2 ГГц, а потом делить вниз обратно до 50 МГц, то выигрыш по спурам будет 2000/50=40 или 32 дБ (сильно упрощенно).

Ну допустим, на 50 МГц станет хорошо. Но надо же подняться до 20 ГГц. И что будет там? Сплошная грязь? Или Вы проделаете то же самое, взможно, даже несколько раз, но каждый раз уже с улучшенным сигналом 50 МГц? Я понял так, что каждый участвующий в этом деле диапазон октавный. И все умножители разные по частоте. На первом из них надо давить первую гармонику. Как будут они устроены, чтобы осилить такую работу? Двоичные, по типу двухполупериодных выпрямителей? Если так, то можно ли обойтись без трансформаторов?

Усложнение схемы? Да. Сложно, дорого? Возможно. Но тут надо уже считать, что получаем (performance vs price) и сравнивать с альтернативными решениями.

Да уж, задача непростая.

Мне особо добавить нечего, все прозвучавшее выше чистая правда. Могу лишь на конкретном примере ещё раз закрепить.
Необходимость в полифазности возникает только лишь от того, что ПЛИС имеет ограниченную скорость следования данных на её портах, и ещё более ограниченную скорость работы непосредственно запрограммированной логики.
Возьмём для примера скорость преобразования ЦАП, равную 2,5 Гвыб/с. Изначально предполагая ограничения ПЛИС по скорости, современные ЦАП устроены таким образом, что поток данных разбивается на несколько параллельно следующих выборок. Обычно 2, 4 или 8. Это число фиксированно для конкретной модели ЦАПа. Кратно падает и нагрузка по скорости на интерфейс передачи между ПЛИС и ЦАП. Т.е. 1250, 750 или 375 Мбит/с на каждый бит шины между ПЛИС и ЦАП.
Внутри ЦАП появляется дополнительный элемент - мультиплексор, который, наконец уже, подает непосредственно на ядро ЦАП пришедшие в ЦАП в параллель выборки последовательно, со скоростью преобразования ЦАП 2,5 Гвыб/с . Вот и вся полифазность, ничего сверхъестественного тут нет.

Ничего страшного, как-нибудь переживу эту беду.


Кто такие эти <censored>, которые мешают вам жить? И вообще, что с вами, зачем хамите?


Сообщение отредактировал l1l1l1 - Dec 28 2016, 23:15

Спасибо, кое-что понял.

Эта не та новость, чтобы объявлять на весь свет. А вообще, если что-то пошло не так, то лучше взять паузу. Утро вечера мудренее.


Давайте посчитаем. Предположим, DDS выдает -110 дБн до 50 МГц (проверено) и используем один каскад ”очистки”. Поднимаем вверх до 2 ГГц (апконверсия) и расширяем полосу. Далее возвращаемся назад делением, потом опять поднимаемся до 2 ГГц (используем такой же блок), а далее последовательно умножаем до 20 ГГц. Чтобы долго не писать и не рисовать, схематически выглядит так:

50 MHz (-110 dBc) -->MIX-->2 GHz (-110)-->:40-->50 MHz (-142) -->MIX-->2 GHz (-142)-->x2 x2 x2-->16 GHz (-124)

В итоге получаем -124 дБн на 16 ГГц (вклад DDS). Такую ”грязь” не всяким прибором разглядеть можно.


Да, при желании можно прогнать несколько раз (каскадируя однотипные блоки) так, что от DDS и следа не останется.


Не обязательно. Полосу можно расширять, используя переменные коэффициенты умножения/деления. Когда-то я уже писал, повторю ещё раз. Пусть у нас есть некая полоса уже октавы, например, 4-6 ГГц:
4-6 x 2 = 8-12
4-6 x 3 = 12-18
В итоге получаем непрерывную полосу (8-18 ГГц) шире октавы. Или:
4-6 : 3 = 1.3-2
4-6 : 2 = 2-3
Итого: 1.3-3 ГГц – опять шире октавы.


Не только первую, но и третью, пятую и все нечетные, которые становятся субгармониками. И не только на первом умножителе, но и на всех последующих.


Например, балансный удвоитель и 3+ фильтра на октаву. Если использовать бОльший коэффициент умножения, то фильтров нужно уже больше. Предмет оптимизации.


Да какая разница? Были бы в наличии и стоили копейки, например, Mini-Circuits:
AMК-2-13+ -- 20-1000 МГц -- $6
KC2-11+ -- 1000-2200 МГц -- $6
и т.д. до 20 ГГц……
KSX2-24+ -- 10-20 ГГц -- $8
А так, внутри там два (четыре) диода и что угодно, что обеспечивает сдвиг на 180 град. (трансформатор, всевозможные виды балунов и т.д. Я когда-то делал на двух 90 град. hybrids, но сейчас это не нужно.)

Так что, да, довольно таки сложно, но при желании всё можно сделать. И не так уж и дорого. Надеюсь, убедил .

И пользуясь случаем, поздравляю всех форумчан с наступающим Новым Годом! Успехов!


Сообщение отредактировал Chenakin - Dec 29 2016, 08:20

Можно пару конкретных вопросов? А то устаешь от "концептуальщины". Если N - это кэф деления в блоке очистки DDS, то насколько расширяем полосу? Видимо, все-таки не в N-раз? То есть N все-таки предполагается свипировать? Если да, то Вы пробовали уже какие-то конкретные делители? Просто если отталкиваться от сформулированных Вами требований по скорости, нужен делитель с параллельным управлением (а не SPI). Есть ли здесь альтернатива Microsemi? (всегда не очень приятно, когда ключевая микросхема есть только у одного производителя).

И тут вопрос о требованиях


Так ли уж необходимо, чтобы эти требования реализовывались одновременно?
То есть когда прибор скачет с частоты на частоту за 100нсек, разве нужно, чтобы ПСС были за -100? Не проще ли иметь принципиальную возможность перескочить быстро (пусть и с довольно конскими спурами), а уже когда пользователь вознамерится промерить спуры в квази-стационарном режиме, врубить разного вида "вычищатели" (по аналогии с phase refining technlogy)?

Сообщение отредактировал Sergey Beltchicov - Dec 29 2016, 09:23

Это, да. Ну, а что делать? Тут интересы разные, вон и о трансформаторах в умножителях приходится говорить. А если предметно, то у меня блок-схема занимает 8 листов 11”x17.” Шарики за бобики запрыгивают. Но, вроде, всё стыкуется, и по цене вполне терпимо. Я, кстати, Вас бы тоже послушал о DDS, например, сколько ЦАП стоит интерливать и как.


Например, AD9515. Есть и получше от LT, но это уже не в свободном доступе. А какой девайс от Microsemi Вы имели в виду?


А Вы, батенька, шалун . Тут, наверное, надо смотреть, что заказчик будет делать с этой скоростью и спурами. Перескакивать быстро и как-то усреднять? А если просто прыгнуть и остановиться, тогда зачем скорость? Чтобы рекорд записать? Вообще, это единственный вопрос, который меня останавливает этим серьёзно заняться. Как делать – понятно, а вот зачем – пока не очень. Я бы rloc послушал, если он захочет это прояснить.


Phase refining был весьма эффектным маркетинговым трюком. Была демонстрационная программка, которая изначально активировала петлю поиска с большим N. Соответственно, на экране спектроанализатора вырисовывался сигнал с очень большим фазовым шумом. Потом кому-нибудь предоставлялась возможность нажать кнопку ”phase refining,” которая переключала ФАПЧ на линейку смесителей с коэффициентом деления 1. Соответственно, сигнал оставался на месте, а фазовый шум падал дБ этак на 40. Причём, СА стоял в режиме averaging, поэтому шум не резко скакал, а медленно осыпался, как осенние листья от лёгкого дуновения ветра. Выглядело убойно. У меня на выставках очереди выстраивались эту магическую кнопку понажимать. А что делать? Phase Matrix ведь это не уважаемая компания тогда была, пробивались, как могли. Так и крутились.

Сообщение отредактировал Chenakin - Dec 30 2016, 17:57

Вроде, эти аналоговские и линеаровские микрухи не дотягивают до двух гиг.


Сентеллаксовские UXN14M9P/UXN6M9P. Ну я, правда, расфильтровываться собираюсь значительно выше, чем частоты ПАВ.



На самом деле, это не шутка. Как и вы, я не до конца представляю конкретные приложения наносекундного синтезатора. Ясно могу представить разве что прямосинтезный гетеродин нового поколения в СА. Если использовать такой модуль как гетеродин СА, то переключение режимов будет вполне оправданно. Допустим, мы имеем максимальную скорость с точки на точку 100нсек или лучше. При этом спуры, допустим, на уровне -90дБ. Но на экране эти спуры будут маскироваться шумами широких RBW при скоростных развертках. А когда пользователь будет сужать RBW, понижая шумовой пол и обнажая спуры, развертка естественным образом замедляется, и есть время на то, чтобы запустить алгоритм синтеза через "вычищатели" (которые будут работать медленнее - на уровне 1-10 мксек). То есть имеем режимы Fast Hoping и Fine Spectrum, как вариант.

Сообщение отредактировал Sergey Beltchicov - Dec 29 2016, 21:09

Есть еще HMC835, если не ошибаюсь, делитель там можно использовать отдельно до 6 ГГц. При скорости SPI 50 МГц (а скорее всего на запись больше, ближе к 100 МГц, если судить по частоте ФД) переключение получается достаточно шустрым. И еще как вариант FPGA + внешний триггер. Kintex7 работает на скоростях 1866+ Mbps в двунаправленном режиме, только на выход - немного больше. Шумы будут определяться внешним триггером, плюсом к этому - быстрота переключения и синхронизация, что во многих случаях является ключевым моментом (не все делители имеют вход сброса, а еще лучше - вход внешней синхронизации).

Вопрос к Александру и Сергею: каким образом контролировать фазу делителя в схеме апконверсии с делением? Ведь после смены коэффициента деления фаза на выходе получается случайной. Как обеспечить неразрывность фазы при перестройке по частоте, как в UXG? Без непрерывности фазы смысл в быстрой перестройке пропадает, звенеть все будет, Сергею это знакомо. Хорошая задача под Новый год? )


Основное преимущество прямого синтеза - это скорость установления до когерентного режима, т.е. до десятков-единиц-долей Гц (можно перевести в точность установления фазы). Напомню, что в QS скорость установления до 10 Гц составляет порядка 1 мс, что не позволяет в многоканальном СА делать векторную межканальную обработку в режиме свипирования за приемлемое время. С другой стороны, область применения прямого синтеза неразрывно связана с широкополосной обработкой, а значит не нужен мелкий шаг перестройки и вся структура сильно упрощается.

Речь о порядке величин. Дотягивают до диапазона ПАВ.


Да, как вариант. Но остается какая-то неудовлетворённость. Такую игру затевать, чтоб потом вот так “элегантно” это обходить…


А схемку внешнего триггера не набросаете (хоть от руки) – если не затруднит?


Ваше определение когерентности? Ошибка в доли Гц?


А какие требования будут по спурам в этом случае?


Обычно звенят высокочастотные прескалеры (типа того же Сентеликса) – возбуждаются при отсутствии входного сигнала. А если брать AD9515, звон будет? Если нет, то ошибка – задержка до перехода через ноль. Тоже не пойдет? А если момент переключения как-то синхронизировать с переходом через ноль (контролировать DDS-ом)?

 AD9515.pdf ( 462.47 килобайт ) Кол-во скачиваний: 84


Да, вечер перестает быть томным .

Ещё вариант. Использовать ещё один (много) ДДС в качестве целочисленного делителя. Выглядит коряво, но ведь готовая микросхема стоит не так дорого (для этой задачи). А смесительные спуры в DDS будут отсутствовать (схлопываться, используя терминологию Сергея). Что будет с фазой в этом случае?

При любой скорости перестройки требования по спурам и шумам должны быть одинаковые. Конечно, классическим спектроанализатором оценить уровень побочных составляющих при быстрой перестройке невозможно, но синтезатор может использоваться в системе с межпериодной, межканальной, межчастотной обработкой, где побочные составляющие имеют свойство накопления в сумме (интеграле).


А конечный потребитель? Допустим он хочет получить частоту, растущую по линейному закону с шагом в 100 нс, а фаза на каждом шаге будет меняться случайным образом, что он увидит? Пусть даже частота и будет строго соответствовать заданной. Пока сложно сказать при какой скорости переключения можно пренебречь разрывом фазы, а на при какой - нет. Вот так, неожиданно, всплывают новые нюансы. Почему я вспомнил об этом - первоначально в проекте с DDS был разрыв фазы при перескоке частоты и на обычном СА это выглядело как хаотически появляющиеся спуры в процессе перестройки.


Не могу точно сказать про интегральный DDS, надо спрашивать у разработчиков, как они реализовали алгоритм при загрузке новой частоты.

По остальным вопросам напишу позже.

Да уж это подстава. Насколько я понял, у линеаровского семейства LTC6954 есть система выравнивания фаз выходов делителей как одной микросхемы, так и нескольких штук за счёт блоков программируемых задержек (от 0 до 63 тактов клока). Так что на одну микруху, вроде как, можно завести сигнал DDS до апконверсии с единичным кэфом и её выход на вход второй (где деление после апконверсии), и подать сигнал на соответствующие копыта синхронизации. Но синхроимпульс должен быть шириной в миллисекунду...

Что делать с сентеллаксами, надо думать. Может, можно какую DLL воткнуть?

Сообщение отредактировал Sergey Beltchicov - Dec 30 2016, 21:40

Это подстава известная. Была б задача (правильно поставлена), решение всегда найдется.


По-моему, это слишком грубый инструмент. К тому же шумит больше и интерфейс – SPI.


Вот “копыта” – это самое интересное. Фазу, если что, аналоговым фазовращателем крутить можно – плавно и без шумов. Да что там далеко ходить, DDS позволяет фазовый офсет программировать.


С ЛЧМ должно быть проще, т.к. частота (фаза) растет относительно медленно (без рывков). А что если в этот режим ввести некую инерционность, которая не даёт резко рвать фазу. Например:
1. На выходе блока(ов) апконверсии-очистки-фильтрации-коммутации поставить повторитель-ФАПЧ (N=1) с петлёй в несколько МГц (за что боролись ). Смысл в том, что ГУН/фильтр будет затягивать фазу с нужной динамикой.
2. На выходе …(см. выше)… поставить DDS в качестве делителя на 2. Смысл, собственно, не в самом DDS, а в ФНЧ, который будет сглаживать отсчеты, убирая фазовые рывки.
3. Что ещё?


А в итоге? Удалось решить проблему?



Противоречие. Если дополнительный DDS (используемый в качестве делителя) рвет фазу, то и ведущий (который задает шаг) будет делать тоже самое. Тогда уж совсем приплыли.


Это принципиальный момент. Ведь без особо сильного напряжения можно довести скорость переключения почти до пикосекундных порядков, но с разрывом фазы. Думаю, надо сформулировать требования для нескольких ключевых приложений (быстрый гетеродин в СА, широкополосные системы, ЛЧМ и т.д.), а именно:
1. Время переключения с одной частоты на другую с заданной точностью
2. Время нахождения на какой-то частоте (оно может не равняться времени переключения)
3. Требования к фазе
И ещё. Если в каком-то приложении надо вернуться назад на предыдущую частоту. Какие требования будут к фазе? Определение когерентности? Rloc, тут Вы бы могли многое прояснить. А когда задача сформулирована, то дальше уже дело техники. Интересно было б построить универсальный интструмент (модуль), который бы закрывал много разных применений, ведь основа внутри очень мощная закладывается.

Существует техника построения DDS с непрерывным временем.
https://yadi.sk/i/-TmZvRXD36Vj8K