Как-то кривовато получилось у техасцев организация тактирования начинки DDC112 и, соответственно, интерфейс. Нет бы встроить вовнуть программируемый делитель тактовой для формирования синала CONV (логичнее было бы сделать его выходом, а не входом), он бы автоматически получился симметричным и синхронным с СLK. А так, желая иметь возможность регулировки времени интегрирования (при сохранении равенства для А и В) и соблюсти требования синхронизации с тактовой сигнала CONV, приходится изобретать какие-то внешние прибамбасы-костыли.
Можно, конечно, поставить ПЛИС, но уж очень не хочется. Готовить я их не умею, осваивать недосуг, а обратиться не к кому.
Вот и рождаются какие-то корявые решения типа:



Здесь U1 - МК, использующий для модуля ССР тактовую в 10МГц (по сути, программируемый делитель), триггеры U2 - для синхронизации и получения меандра, вентили U3 - для компенсации задержки распространения. Но не радует глаз. На основной МК это вешать, по понятным причинам, не хочется. А дополнительный с аппаратным ССР - жирно как-то... Может, изящнее решение продложите?

Решение в принципе не плохое. Только есть нюанс с джиттером, может ухудшить качество работы DDC112. Если, например, используется PIC, то у 4xk20 джиттер +-2%, а у 4550 +-0,25%.
Может TAS5001 подойдёт, правда он для звука, но цифрой ШИМ сигнал изменять можно.

Спасибо. Пока ничего лучшего в голову не приходит. Только думаю триггеры местами поменять, а то сложно получить предсказуемую рассинхронизацию в требуемых пределах +/-10нс. Правда, теоретически, тогда возникает опасность нарушить симметрию сигнала CONV на 100нс.
Что до джиттера тактовой, то в даташите на DDC112 не встретил требований к его ограничению. Да и по логике работы он не должен, вроде, быть важным. Если синхронизация сохраняется. А там - кто его знает... У TAS5001, как я понял, нет возможности получить произвольный коэффициент деления?

Совершенно упустил, что таймер-счётчик TMR2 (у ПИКа, по крайней мере), который определяет период ШИМ, 8-разрядный. Таким образом от тактовой в 10мГц (даже без использования PLL) время интегрирования больше, чем ~1.6 мс не получить. А программного ШИМа избежать хотелось бы категорически... Значит, допонительный МК со своей тактовой? И почему было не предусмотреть альтернативного источника тактовой для модуля ССР? Или хоть таймер 16-разрядный использовать...

Вот подниму старую тему. С вопросом Herz'у.
Решила попробовать DDC. Применяли вышеуказанную схему с дискретным триггером? Нормально ли?

Да, применял. Вот как-то так:

Но дальше экспериментов дело не пошло, проект востребован не был. Потому слабо помнится, насколько нормально всё получилось. Вроде, результат вполне устраивал.

Вот спасибо.
А почему (зачем) два кварца?

Хороший вопрос. Сейчас уж не упомню... Смотрю, на макетке, что ещё пылится в шкафу, к МК подключен часовой кварц. Чем-то мне так было удобнее.