|
АЦП+JESD204B+Xilinx, Подключание АЦП |
|
|
|
Feb 7 2017, 16:04
|

Утомлённый солнцем
     
Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

|
Цитата(alexadmin @ Feb 7 2017, 17:07)  Формально да - берется специальный синтезатор, который порождает sysref в заданной фазе относительно клока. Если рассматривать этот sysref - чисто как путь отступления, то можно нагородить схемку, которая бы работала на базе клока трансивера (порождаемого из клока АЦП) и могла дергать sysref с возможностью, к примеру, изменения задержки в выходном пине. Задержку, если что-то пойдет не так, выбирать экспериментально. Спасибо! Синтезатор такой нашёл, но опять вопрос : он вырабатывает импульс заданной длительности, а в описании на корку JESD204B для Альтеры даётся формула для расчёта частоты! sysref. Здесь как? И частота не маленькая, десятки мегагерц(т.е. управление синтезатором по SPI для выдачи импульса не годится).
|
|
|
|
|
Feb 8 2017, 09:03
|
Частый гость
 
Группа: Участник
Сообщений: 161
Регистрация: 9-09-08
Из: РФ
Пользователь №: 40 076

|
Цитата(_Anatoliy @ Feb 8 2017, 11:51)  А я хотел использовать AD9525 (он вроде попроще),но тогда пришлось бы ещё один синтезатор ставить. А LMK и один справится. У ADI, вроде, тоже есть синтезаторы с поддержкой JESD204B: AD9528, HMC7044. Цитата The AD9528 is a two-stage PLL with an integrated JESD204B SYSREF generator for multiple device synchronization.
Сообщение отредактировал =SSN= - Feb 8 2017, 09:02
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|