========= Предварительная информация для понимания сути =========

Мультиплексированный отладочный канал
http://www.caxapa.ru/echo/arm.html?id=65805

Дальнейшее развитие идей по Embedded TDD (test driven development). Самый экономичный вариант по памяти и процу.
http://www.caxapa.ru/echo/arm.html?id=65892
http://electronix.ru/forum/index.php?showtopic=20099

Embedded TDD (Test Driven Development): отладка реентерабельных модулей
http://www.caxapa.ru/echo/arm.html?id=66116
http://electronix.ru/forum/index.php?showtopic=20148

Dream Platform: "$8, которые изменили мир"
http://www.caxapa.ru/echo/arm.html?id=65085
http://electronix.ru/forum/index.php?showtopic=19858

Dream Platform II: недостающая часть мозаики (с картинками)
http://www.caxapa.ru/echo/arm.html?id=65177
http://electronix.ru/forum/index.php?showtopic=19870

Дополнение про Dream Platform II
http://www.caxapa.ru/echo/arm.html?id=65704
http://electronix.ru/forum/index.php?s=&am...st&p=146180

========= Суть =========

Нужен процессор для управления ПЛИС. У ПЛИС каждая нога "на все золота" -> нужен проц с мультиплексированной шиной.

Особых требований к процу нет, но по внешней шине он должен давать 4 мбайт/сек в пике.

ATmega8518, 162 - хорошо, но при 3В только 8 Мгц, 4 такта на транзакцию по внешней шине - маловато. Да и ресурсов на кристалле мало.

STR7 - стремное семейство, не охота связываться. Да и цена не очень.

STR9 - слишком мощный для задачи, цена не подходит.

http://www.cyantechnology.com/ - стремно: нечто новое, непонятное. Цена совсем не правильная.

51 от SiLabs. Все замечательно, но переходить после AVR и ARM на 51 - это как-то неправильно. С другой стороны, все будет на С, ну а подзабытые архитектурные особенности 51 я за пару часов вспомню при необходимости. Ethernet контроллеры CP210x тоже будут очень к месту.

По быстродействию на реальных задачах у них все вроде бы неплохо:
"Членомер" производительности микроконтроллеров
http://www.telesys.ru/wwwboards/mcontrol/1...es/104416.shtml
http://www.caxapa.ru/mcu/wwwboard.html?id=35158
http://electronix.ru/forum/index.php?showtopic=6279&hl=
+ http://benchmarks.caxapa.ru/

Вопросы:

1. Какую максимальную скорость обращений к внешней памяти удавалось получить при работе по внешней шине? Можно при 100 Мгц тактовой добиться: 1 транзакция/4 такта с ПЛИС (4 нс задержки)?

2. Общие впечатления от семейства - глючность, и пр.?

3. Кто-нибудь стандартые тесты типа DhryStones пробовал пускать? Скорость?

Используйте SiLabs без сомнений - не подведет (моя проф.цепь: i8080, MCS51, MCS196, AT89, AT90, ATmega, PXA250 и опять SiLabs микроконтроллеры). У меня в последнем проекте связка С8051F123 (90МГц) и ПЛИС. Загрузка (считывание) байт в ПЛИС выполняется командами типа
*((char pdata *)(Adr))=Data;
или ASM-аналогом:
MOV R0,#Adr
MOV A,Data
MOVX @R0,A
Нужно только предварительно разрешить доступ к переферийной памяти:
SFRPAGE=0x00;EMI0CN=0x40;
В это же простаранство переферийного ввода-вывода включен Ithernet-контроллер CS8900A c 8-разрядной шиной.
А работаю с компилятором uVision от Keil, тоже очень приятная вещь (близки по возможностям к ICCAVR от IAR для AVR-микроконтроллеров).
Советую Вам и другим – испробуйте SiLabs. Удачи.

Раз такие рассматривались, то могу порекомендовать свежий камень от Fujitsu MB91F272.
[ http://www.fujitsu.com/downloads/MICRO/fma/pdf/e716801.pdf - 1.1M ]
Покупал по 10уе.
Шина 8 или 16 бит, частота шины 16Мгц, мультиплексированная операция выполняется за 3(три) такта - пиковая 10.5 мбайт/сек.
Есть DMA.
3,5 - 5V (если АЦП не пользовать)

Сообщение отредактировал spf - Aug 31 2006, 05:58

Если основные циклы обращения к ПЛИС носят групповой характер и адрес в этом цикле изменяется линейно, то можно эмулировать режим "successive accesses" на проце с раздельной шиной или PIO.

Одну ногу выделить под управление "адрес/данные", подключить к ПЛИС шину требуемой разрядности. Адрес, к которому необходимо обратиться в ПЛИС, эмулировать ее внутренним счетчиком. Первой командой цикла обмена записывать адрес начала области в счетчик, все следующие команды обращения выполнять с приращением счетчика адреса.

Простите, если упустил чего...
А вот такая, например, байда Вам не подойдёт? До 48 мГц, укороченный цикл, ПЗУ не нужно, а хай-спид УСБ - ващще бесплатно.

Не знаю, насколько они перспективны, но вот что от них чокнуться можно, - это точно !

C точки зрения производительности, набора переферии и возможностей отладки для таких задач Silabs, например, серии 13Х очень хороши. Но все это для проектов не сильно критичных к цене, она у них не низкая (на стоках 12$ - 18$)

Это Вы о "кипарисах"? Не то чтобы чокнуться... непривычно малость. Впрочем, китайцы на них много чего делают и не болеют

1. У 51F120 есть DPTR с автоинкрементом, но 4 такта проца не хватит (ну если только в последовательные ячейки писать последовательные числа)
2. Семейство лучшее из 51.
3. Не пробовал.
А не лучше ли ядро 51 поместить внутрь ПЛИС?

Позвольте, а где у F120 автоинкремент????? Вы о СилаБс??

Виноват, это у Ципрес