Здравствуйте
Не смог разобраться сам.
Использую "Квартус-15"
Есть конструкция на Верилоге типа такой:

always....

a[10:0] <= b[9:0] * c[9:0];

Компилирую для "Циклона-5", он подстёгивает аппаратный перемножитель.
Когда переделал проект на "Макс-10", Квартус упорно поедает логические ячейки, а перемножители не трогает.
Поскольку таких умножений у меня много, то становится совсем грустно.
Понимаю, что структуры ячеек "Циклона-5" и "Макса-10" отличаются, но
если подстёгиваю альтеровскую IP функцию то всё как надо делается.

Как заставить Квартус использовать аппаратные перемножители?

Может ему разрядность не нравится. Попробуйте сделать, чтобы четко ложилась на разрядность аппаратных перемножителей.

Я бы использовал в проекте не a*b, а примитивы аппаратных умножителей, которые имеются в данных ПЛИС. Наверняка есть и у Альтеры библиотека примитивов с их описаниями.. Тем более, что мне всегда проще вручную разобраться с конвейерами и латентностью. Потому как при a*b исходно не понятно, сколько и куда компилятор навтыкает регистров конвейера...

Используйте атрибут "multstyle":

a[10:0] <= b[9:0] * (* multstyle = "dsp" *) c[9:0];

Спасибо всем кто откликнулся
С разрядностью пробовал играться, не помогло.
Теперь есть направление куда копать

Спасибо
В самый раз помогло.
Приходится самому теперь следить за ресурсами, но это занятие полезное.