Собрал проект Qsys:



Частоты:
c0 = 50 MHz,
c1 = 50 MHz Clock phase shift = 3 ns,
c2 = 25 MHz.

Собираю в Qsys->собираю в Quartus->конфигурирую Nios в железе->создаю в Eclipce новый проект HelloWorld->генерю проект BSP->собираю проект-> пробую шить Nios-> Downloading ELF Process failed. В Run Configurations ошибок никаких нет. Полагаю что собираю в Qsys что-то неправильно. Что не так?

1. Проверяйте сигналы сброса и клоки.
2. В системе есть SDRAM
-проверьте настройки BSP, куда кладется программа для Ниос, могло автоматом расположить её в SDRAM, и (если есть проблемы чтения/записи памяти) выбрасывает такую ошибку.

Элемент Video Sync Generator генерит сигнал VSG_DEN, если элемент работает корректно и на выходе генерятся сигналы синхронизации. В Quartus сигнал VSG_DEN я подключил к светодиоду и после конфигурирования Nios в плис светодиод светится, сигналы синхронизации генерятся, и плис реагирует на нажатие кнопки RESET. Это не подтверждает корректность сигналов сброса и клоков? или стоит вывести все клоки на внешние выводы и проверить каждый?


Настройки BSP:

Если не уверены, что SDRAM контроллер нормально общается с памятью, расположите всё в onchip_memory.


Под сбросом имел ввиду активный уровень RESET - для Nios II "0" (было дело - не мог понять, почему программа Nios не грузится по JTAG ).

Как это проверить наверняка?


Расположил. Полезли ошибки вида:
Description Resource Path Location Type
address 0x4b764 of VGA_attempt2.elf section `.rwdata' is not within region `onchip_memory' VGA_attempt2 C/C++ Problem

Для начала попробуйте собрать/загрузить/запустить какой-нибудь "Hello, World!" в onchip memory. В NIOS2 IDE даже заготовки есть, рекомендую, кстати, Memory Test заготовку - пригодится на следующем шаге для проверки SDRAM.

Попробовал - все загрузилось, только еще в BSP Editor в Linker Sections Mappings везде выставил onchip_memory.

Вообще я пытаюсь повторить вот этот проект:
http://we.easyelectronics.ru/plis/formirov...em-nios-ii.html
Щас попробовал отредактировать проект как у автора - вообще удалил onchip_memory, вектора в Nios настроили на SDRAM, собрал проект в Qsys-> собрал в Quartusе-> загрузил Nios в ПЛИС-> собрал в Eclipce какой-нибудь "Hello, World!"-> пробую шить Nios - опять та же ошибка Downloading ELF Process failed и все.

SDRAM тестировали? (из программы, запущенной в onchip_ram)

Решил начать заново. Сделал в Qsys изначальный проект:


В настройках Nios вектора назначил в onchip_memory. Далее собрал в Qsys-> собрал в Quartus-> зашил Nios в FPGA-> собрал в Eclipce стандартный проект Hello World-> загружаю в Nios-> Downloading ELF Process failed!
Иду в BSP Editor->Linker Sections Mapping, там вижу вот что:

Меняю все вот так:

Проект шьется без ошибок.
Далее делаю проект с тестом SDRAM... Собираю в Eclipse стандартный проект Memory Test. Пробую зашивать в Nios - не шьется. Меняю настройки в BSP Editor->Linker Sections Mapping на те что на последней картинке -> заново собираю-> зашиваю-> зашилось!
Делаю тест SDRAM. Вот что вижу:

Testing RAM from 0x8000000 to 0xFFFFFFF
-Data bus test passed
-Address bus test failed at address 0x8000004
Press enter to continue...

Сообщение отредактировал LAS9891 - Mar 20 2017, 06:38

Еще такой вопрос. Если в консоли следующий текст:
-Data bus test passed
-Address bus test passed
-Byte and half-word access test passed
-Testing each bit in memory device. . . passed

passed - означает что тест пройден успешно или тест пропущен?

Тест пройден, а в чём была проблема?

Пробую сделать тест для другого проекта. При сборке в Eclipse возникают ошибки:

При этом настраиваю так:

Как избавиться от варнингов?

Сообщение отредактировал LAS9891 - Mar 20 2017, 10:05

Это не варнинги, это ошибки!
Ваша программа не помещается в выделенную ей память.
Пути решения:
1) В настройках BSP ставим галки enable_small_c_library, enable_reduced_device_drivers
2) Увеличиваем размер памяти под программу (в данном случае размер onchip_memory)
3) Можете разместить программу во внешней памяти (SDRAM ведь уже работает)

С SDRAM явно непорядок. Тест адресной шины не пройден. Ошибка найдена в самом начале SDRAM'а.

Просмотрите адресные сигналы на предмет залипонов, перемычек, плохих контактов.

Еще можно или поставить брейкпойнт в тесте на точке обнаружения ошибки, и посмотреть детали (что ожидалось и что реально вычитали). Это может дать подсказку, что и на каких линиях искать. Ну, или набросать свой адресный тест (это всего-то 2 цикла: один записывает, другой считывает и проверяет), и пропустить его через проблемную область (с printf'ами).

Вопрос такой. В Qsys установил частоту тактирования для NiosII 100 MHz (с помощью PLL конечно). В Quartuse проект собрался. Далее повысил частоту тактирования для NiosII до 150 MHz - при сборке в Quartuse возникают Critical Warning: Timing requirements not met. Что оно значит? Как исправить?