Извиняюсь, что немного от Вашего варианта увел тему в сторону, но с одним смесителем к консенсусу оказалось прийти проще . Схему с одним смесителем (что обсуждали) я предлагал еще вот здесь #1844 и дальше #1846 , #1847, но обсуждение как-то не пошло. Она реализована в виде двух работающих макетов (один с целочисленным делением и один с DDS в качестве делителя). Картинка из сообщения пропала, но по формулам и комментариям дальше должно быть все понятно.



Схлопывание штука очень приятная, но я у себя воспользовался другим свойством, возникающим именно в силу подключения делителя опоры к ГУНу. У меня в качестве этого делителя используется DDS, как следствие я избавился от необходимости иметь высокочастотную опору с хорошей чистотой спектра (на DDS ведь что зря не подашь, а подставка может быть довольно грязной, если эта грязь лежит за полосой петли).



Правда в итоге получились палки на частотах где коэффициент деления ДДС близок к целому числу (притом палки не ДДСные), но это ожидаемо (никакого схлопывания то теперь нет). Решается эта проблема двигая подставку, но малого шага от подставки теперь не требуется.

И развитие этой идеи с ДДСом - берем F/N PLL в виде м/сх (типа HMC833 и подобных) и легким движением руки заставляем работать ее в оффсетном режиме:



Жалко, что последний вариант я проверить не могу - дорого и технологически мне сложно сделать "на коленке" плату под нечто подобное hmc833.

Да, так проще для восприятия и ”анализа”. А потом уже миксеров можно дорисовать сколько душа пожелает.


Значит звёзды тогда не сошлись . Будем считать схему Шамановской. Шучу. Всегда интересно обсудить неординарные идеи, от кого бы они не проистекали.

P.S. И, кстати, схему тау не пропустите. Тоже весьма своеобразное решение.

Сообщение отредактировал Chenakin - Mar 31 2017, 05:32

Тот же самый результат получится , если , к примеру, использовать VCO с выходом не f , а более высокочастотный, в К раз больше( и без умножителей перед смесителем) , а выход наружу провести через делитель на К.
Но продавливание шумов приведенных ко входу ЧФД возможно не только увеличением усиления в петле обратной связи примененными умножителями , но и способом , подсказанным noise в п. 2398. За счет фазовращателя на входе REF. Фазовую ошибку малой величины проще усилить обыкновенным усилителем напряжения до нужного уровня глубины ООС по фазе, чем применять "фазовые/угловые усилители ошибки" в виде умножителей частоты ( что дорого и тепло). Останутся лишь вопросы устойчивости. но наверное они решаемы.

Что касается обсуждений оффсетной подачи ООС на ЧФД , используя одновременно и N делитель с выхода VCO. Вставлю 5 копеек.
Часто в рассуждениях член 1/N отбрасывается из-за большого N. Но при малых N стоит учитывать фазу этого сигнала относительно оффсетной фазы. Например в большинстве рассмотренных схем более высокочастотная подставка , дающая на входе ФД сигнал f_HR-f (вместо f-f_HR) приводит к увеличению дифференциальной ошибки фазы на входе ФД, тем самым увеличивая глубину ОС и степень подавления ЧФДшного шума. Например при N=2 получается выигрыш на 10дб. при N=3 6дб

Сообщение отредактировал тау - Mar 31 2017, 10:13

На вложенном рисунке ведь именно та схема, которую Вы предлагали? Я хочу, используя логику Александра, обратить внимание на один момент, касающийся делителя, который я обвел красным цветом.

Захват произойдет в случае равенства частот:

fVCO/N +dF =fVCO - fHR - fVCO/D
fHR+dF = fVCO - fVCO/N - fVCO/D
если N>>1, то
fHR+dF ~ fVCO(1-1/D)
или относительно выхода fVCO
fVCO ~ fHR/(1-1/D)+dF/(1-1/D)

То есть получается, что будет добавка к шуму ЧФД в виде (1-1/D). В случае D=4 это 1.33 или 2,5дБ. Пустяк, конечно, но тем не менее.

А вот у Александра (когда делим подставку) при прочих равных получается:
fHR/N+dF=fVCO-fHR-fHR/D
fVCO+dF=fHR/N+fHR+fHR/D
при N>>1
fVCO+dF~fHR(1+1/D)
То есть увеличения dF нет вообще.

Или я ошибаюсь?

А если использовать делитель R не равный 1, то в простейшем случае с одним смесителем получится:

fVCO/N+dF=(fVCO-fHR)/R
fVCO*R/N+dF*R = fVCO-fHR
fHR+dF*R = fVCO-fVCO*R/N
при N>>1
fVCO~fHR+dF*R

Сообщение отредактировал Sergey Beltchicov - Mar 31 2017, 10:33

По-моему такая же должна быть добавка, а то какой-то вечный двигатель получается

есть небольшое уменьшение dF. делители с одной стороны стоят, видимо поэтому

правильно, уменьшается глубина ОС в R раз, вот оно и портится

Сообщение отредактировал тау - Mar 31 2017, 10:37

В принципе второй смеситель может работать на сложение, тогда будет не добавка, а уменьшение. Возможно я не прав, но с моей точки зрения такие вот узлы где смеситель смешивает сигналы полученные делением от одного источника удобно рассматривать, как дробный делитель с Кд K*L/(K+-L), в данном случае K=1, L=D, соответственно Кд эквивалентного делителя может быть D/(D-1), а может быть D/(D+1) - в первом случае будет рост шума ЧФД, во втором будет уменьшение (т.к. в ООС у нас фактически будет умножитель на небольшую величину).

В этом плане схемы эквивалентны selfoffset loop.

А это и не нужно. Любой импульс имеет отклик - это вообще закон даже не физики, а математики.
Гасить этот отклик в цепях согласования нЕчем, он много выше в спектре, чем опора.
В цепях же нагрузки нам надо иметь минимальное отражение на СВЧ. Но оно у меня ограничено по полосе, примерно до 10-11 ГГц. А ДНЗ от 1 ГГц бьёт до 30 ГГц без учёта потерь.

Да, именно так я и рассматривал гирлянду миксеров – как дробный делитель ”без потерь.” Без потерь – в смысле с минимальным приростом фазового шума в дополнение к 20logN – в отличие от классических дробных делителей, DDS и т.д.

Не сразу понял, что макет может быть "боевым" вариантом. На листочке набросал примерный частотный план для диапазона 3-6 ГГц, получается примерно такой расклад (прошу поправить, где не так):
1. По схеме с двумя смесителями и одним делителем, Fref желательно выбирать в середине диапазона, допустим ~ 4500 МГц.
2. Чтобы ЧФД не выходил за границы 50-100 МГц и при отсутствии деления в петле, потребуется перестройка Fref в диапазоне примерно 4500-4570 МГц. В случае выбора другого диапазона, границы Fref нужно расширить.
3. За счет подмешивания Fvco/D уменьшается глубина ООС (эквивалентно делению в петле) и соответственно растут шумы (пост Сергея #2449). Дальше все зависит от того, какой ценой нам далась подставка, чтобы закрыть глаза на рост шумов до 3.5 дБ при D=3.
4. При фиксированной Fref реализовать сетку частот с равномерным шагом, допустим 100 МГц (замена ДНЗ), не получится, также как и в схеме Александра. Точность перестройки Fref должна быть в общем случае на уровне долей Гц, чтобы не ухудшить точность задающего генератора (может быть на уровне 1-10 ppb).


Значит умножитель все таки работает. В моем арсенале, в качестве замены srd и pin диодов, появились схемы на транзисторах, опять же на эффекте рассасывания, с более интересными хар-ми, более высокой входной частотой, простотой использования, низкой ценой.


По сути офсетная схема не намного сложнее (дороже), почему она не пошла в рабочий вариант? Или есть сомнения?


Минимальное отражение в нагрузке нужно, чтобы на ДНЗ не шли обратно гармоники, не увеличивали шум. Диод же в классической схеме никак не изолирован, подвержен влиянию всех возможных факторов. По факту, существенное влияние могут оказать только первые гармоники, где-то с 1 по 3. Это можно считать "вылизыванием", а главная проблема, как я понял - иногда схема умножения вообще не работает, или имеет хар-ки на порядки худшие.

Скорее по типу системы зажигания бензиновых двигателей. Правда, избыточный фликкер лезет на уровне минус 170 на 10 кГц от 100 МГц, но - это уже кому и как. За то схема очень экономичная при умеренной кратности. Первое умножение лучше делать на диодных типа RMK-5-751. Наши тут приноровились с MOXO-100 их пользовать. Сейчас генератор 14 дБм выдает и этого вполне хватает, чтобы выжать эквивалент минус 176 в полке на 500 МГц при прямом подключении генератора к умножителю. Один раз минус 178 было - инженеру повезло с экземпляром - 16 выдавал.

В рабочий вариант ПЛГ почему не пошла? Потребляет много. В 6 ГГц модели энергоресурс всего 750 мВт - туда даже ДДС не умещается. В 12 ГГц его нет, 20 ГГц - тоже 750 мВт.

Сообщение отредактировал Dr.Drew - Apr 3 2017, 02:04

Сдается мне, говорим об одном и том же. Мое наследие подсказывает называть схему флайбеком. И немаловажную роль играет быстрое закрывание, прямые измерения показывают не менее 10x увеличение крутизны заднего фронта. Разницы в работе на кГц и ГГц практически нет, усложняются только измерения.


От умножения? Не заметил. С кратностью согласен, рисковать не стоит.


Не мало "кушают", у Меджиков нельзя позаимствовать термостабилизацию?

Нет необходимости воевать за потребление. "Высоковольтное" питание все равно останется и потуги реализовать шумовой потенциал размазывают тонким 1,5 Вт потребления на 10-20 Вт всего синтезатора. В конце концов, уже тупо врисовываю генератор в синтезатор. Немного погодя опять возьмусь за ту плату и покажу, что получается и как выглядит.

Да, это так. Но тут не исключён фактор "кривых рук", когда ДНЗ выбивается статикой или сжигается излишней мощностью. Мне пока пришлось заменить 3 из 11. Это расплата за эксперименты с цепями согласования и нагрузки, пмсм. Пока оставлюсь на достигнутом.

IQ-модулятор применен в качестве "бесконечного" фазосдвигателя. И все выше приведенные замечания о пролазах справедливы. Применение управляемого фазосдвигателя ( как в начальном варианте схемы) возможно решило бы проблему, но обычно фазосдивгателю не хватает диапазона регулировки фазы, он уходит в насыщение, а потом следует перескок фазы. Эту проблему решали использованием отдельного VCO в качестве фазоврашателя, но тогда получаем обычную схему с "подчищающим" VCO, раньше тут встречалась в обсуждении подчистки спуров ДДС.