Приветствую всех!

А есть ли какой-нить инструмент, или хотя бы таблица по теме? Понимаю, что там конвейер со всеми делами, но как-то же нужно в этом всем ориентироваться?

Например у DSP56300 можно скормить ассемблеру опцию и он в листинге дает кол-во циклов отдельной колонкой (учитывая конвееризацию и показывая возникающие простои конвейера).

В TechRefMan-е на M7 раздела "Instruction Timing" нет, но есть в DDI0337E (для М3) и фраза "Table 18-1 shows the Thumb-2 subset supported in the ARMv7-M architecture." обнадёживает. В общем, гл. 18.

Сообщение отредактировал Obam - Apr 28 2017, 08:45

Wiki:


Сообщение отредактировал =SSN= - Apr 28 2017, 09:00

Так для М4 на сайте АРМ были тоже, но М7 по идее несколько иной "зверь".


Это очень уж лаконично

Похоже придется смотреть через DWT на реальном процессоре, неудобно однако...

...если этот DWT в реальном процессоре есть

В TRM на M4 тоже нет таймингов
Ну сами уж "supported in the ARMv7-M architecture" подчеркните (:
DDI0403E.b применИм к M7? Всё…

Не знаю, пользуетесь ли IAR-ом, там есть

И что?
Открываем ARM Cortex-M4 Technical Reference Manual, читаем "The DWT, if present, contains counters for:".
May be present, or may be don't. Применимо к M7?
Всё....

В том, который могу попытать есть


Я ж писал, что не в TRM, а не сайте АРМ - вот http://infocenter.arm.com/help/index.jsp?t...b/CHDIJAFG.html


Как по мне, то эта фраза не гарантирует, что тайминги одинаковые. Да и не понятно какие инструкции в М7 могут быть выполнены параллельно.


Не, у меня все инструменты бесплатные - MS VS Code + GCC + GDB + OpenOCD, но доступ к DWT получить не должно быть проблемой.

Сообщение отредактировал Шаманъ - Apr 28 2017, 11:48

Поправка: действительно, в DDI0439B есть только про LDR\STR и "This section describes how best to pair instructions to achieve more reductions in timing." (: Эт раз.
Два: в DDI0337E (для M3) глава про тайминги есть, а в DDI0337H уже такой подробной нет, аналогично DDI0439B (п.3.3 Instruction set summary)

Процы сложнее - дока кУцее и кУцее…



Ну те что "Parallel arithmetic"


Я тоже не внук рокфеллера…

PS: заинтересовали. Качнул DDI0489D M7 TRM r1p1 - гениальный документ! Вот ВЕСЬ раздел
2.3 Instruction set summary
The processor implements the ARMv7-M instruction set and features provided by the
ARMv7E-M architecture profile. For more information about the ARMv7-M instructions, see
the ARM®v7-M Architecture Reference Manual. ФСЁ!

Так что, фраза гарантирует (;

Сообщение отредактировал Obam - Apr 28 2017, 12:28

Разрешите поинтересоваться, зачем? Я ещё могу понять, когда измеряется время выполнения участка кода, если уж очень сильно куда-то спешим и не успеваем. Но отдельные инструкции, Холмс?


Точно помню, что есть отличия между M3 и M4. Но там мелочь какая-то была, грубо говоря, 99% одинаково.

Вы не поняли. Если бы у меня такой инструмент, как в ассемблере DSP56300, то я бы позанимался оптимизацией просто используя его (там и отдельные инструкции и общее кол-во тактов видно). Была бы бумажка-табличка, то для начала заглянул бы в нее, а так остается DWT, но естественно не для отдельных инструкций - конечная цель оптимизация нескольких критических кусков выполняющих DSP обработку.

Сваял тестовый проект, через DWT все отлично видится в gdb. Вопрос наверное можно закрыть.

По хорошему надо бы ввести в архитектуру банки регистров, как в MIPS...тогда бы переключение контекста в многозадачности свелось бы к простому переключению нужного банка...все остальное-игрулечки-бирюлечки

Банки регистров есть в классических ARM, например ARM7, ARM9.
Только это никак не помогает переключению задач, а наоборот - переключение гораздо сложнее.
Или Вы хотите количество банков по количеству задач?

Народ, а есть ли какие-нить вменяемые benchmarks по части DSP фильтров/функций для Cortex-M7 на которые стоит ориентироваться? А то что-то везде одна реклама, как все хорошо, а хотелось бы конкретики типа столько-то тактов на 1tap FIR фильтра.

Везёт Вам. У меня вот CM4, а в нём нету даже bitband