..протрите всё ваткой со спиртом и пока не просохло попробуйте прошить - будет какой-нить эффект?
У меня как-то на спратане 3 глючил jtag из-за остатков флюса .

Проверьте PUDC_B.

Плату мыли в УЗ ванне.
PUDC_B в нуле, подтверждается битиком в регистре- первый пост

https://electronix.ru/forum/lofiversion/ind...hp/t139807.html

..вот эту тему читали? Может что общее.

Прочитал. Надо проверить.

Сделал несколько снимков поведения линии TDO при работе XADC VIVADO, условно считаю что вроде как и нормально.





Однако периодически наблюдаю чешую, которая никак не сигнализируется в XADC, а данные температуры и напряжений отображаются
плавной ровной линией.













Форма нарастания близка к линейной и больше похожа на работу источника тока на емкость. При загрузке битового потока такого срама
не вижу или не замечаю, однако в конце пакетов есть также подозрительное поведение TDO.





Следствием чего может быть такое поведение TDO?

TCK звенит.
Ещё встречаются левые кинтексы, кто знает откуда они, выглядят как из вторсырья, и работают хуже.
Хотя не факт что дело в этом.

Припаял на линии провода длиной сантиметров по 10, меньше физически не могу, для подключения щупа осциллографа. Отсюда и видимый звон на линии TCK. Если извернуться и посмотреть щупом непосредственно на линии TCK, то звона нет, но небольшой конденсатор поставлю для очистки совести. Непонятно причина почему цифровая линия может так себя вести, как будто кто-то с кем-то борется.

Внешний вид корпуса ПЛИС визуально такой же, как и на другой рабочей плате.

Были проблемы с программированием V5 по JTAG. Либо неправильно определялась цепочка, либо в конце программирования происходила ошибка. Причина - звон на TCK, конденсатор в несколько пФ решил проблему. Также, я бы посоветовал попробовать подтянуть TDO к питанию.

А что в окрестностях этих странностей происходит с TMS? Видно, что TDO переходит в Z-состояние, но он может это делать только при покидании состояния Shift-DR - а на это влияет TMS. Если там в этих районах какие-то пички/импульсы/звон, то.... мысль понимаете, да?

Cкорее всего это фаза передачи данных, когда активен TDI, а не TDO. У TDO в этот момент отрабатывает подтягивающий резистор на емкостную нагрузку, отсюда и экспоненты в осциллограмме. Мне кажется, что это нормальное поведение. Посмотрел осциллографом у себя на артиксе. Вижу такие же экспоненты на TDO. Длина проводов JTAG 15-20см (USB HS2).

Сообщение отредактировал Inanity - May 3 2017, 14:24

TDI и TDO "работают" одновременно, в одних и тех же состояниях TAP FSM : Shift-IR, Shift-DR. В остальных состояниях TDO = 'Z".

Поставил на TCK 10пФ, TDO подтянул к питанию - не помогло.



Посмотрел TMS - звона нет, переходы четкие.



Обнадежили. Хочется думать, что это нормальная работа линии TDO. Непонятно несоответствие опускания INIT в конце загрузки (семафор ошибки CRC) и в тоже
бит ошибки CRC регистра статуса в нуле. Логики не вижу.
Мои идеи закончились.

имхо.
для начала, в разрыв этих ваших 10см кабеля по всем сигнальным линиям поставить 10 Ом, с любой стороны, убрав текущие любые навешенные пикофарадные емкости.
если не заработает - пробовать вешать емкости со стороны отлаживаемой платы.

сигнал осциллографа у вас звенит скорее всего по причине плохой земли щупа. усаживайте на щуп земляную "пружинку", как здесь:

Фотку забыл:



Сообщение отредактировал Inanity - May 3 2017, 21:05

Еще раз посмотрел на осциллограммы. Собственно, как я уже и говорил, в подобном поведении TDO нет криминала - как и положено по IEEE 1149.1, TDO находится в Z-состоянии при любых состояниях TAP FSM, кроме соотвествующих сдвигу инструкций/данных. Такое в работе с JTAG-устройствами происходит сплошь и рядом, так что ничего удивительного в картинках нет. Так же объясняется и то, почему при потоковой загрузке FPGA подобного не видно - переходы из указанных состояний сдвига данных здесь должны быть реже, и, что даже более важно - промежутки времени между состояниями Shift-DR очень коротки, и pull-up просто не успевает поднять экспоненту на заметный глазу уровень.

Точнее можно сказать, только рассматривая TCK, TMS и TDI/TDO совместно, да еще на каком-нибудь понятном тестовом прогоне (например, энумерация устройств в цепочке, или считывание IDCODE).

При отсутствии таких данных, я поставил бы пока все же на Signal Integrity проблему. Последовательно согласующие резисторы не хотите все же поставить возле драйверов линий? Да, и какая сейчас у вас частота TCK? Уменьшить радикально не пробовали - до 50-100 кГц? (прошу извинить, если где-то уже писали об этом - я все сообщения тотально не прочитывал).