Разработан проект на Cyclone IV По сути многоканальный частотомер. Использует частоту клока 400 МГц. 3200 ячеек. Источники сигнала подключаются через LVDS с длинной кабеля до 8 метров. К сожаления источники частоты подвергаются воздействию статического напряжения. При отключении защиты на входе состоящей из ESP9L и резисторов 50 Ом наблюдаю сбой работы циклона. "Прошивка" теряется. Восстанавливается из EPCS4 после перезагрузки по nCONFIG.
Интересует мнение сообщества будет ли устойчивее себя вести MAX 10 10M08S к импульсным помехам?
Т.к. с МАХ 10 дело не имел (да и с циклоном не монстр) как его при сбоях заставить "перезагрузиться" ?

тут дело не в циклонах или максах, а в схемотехнике и разводке входного каскада...
В наших приборах подобное имеет на входе терминатор 50 ом + варистор + небольшой резистор + ограничительная диодная сборка с поглощающим конденсатором + max961/964, потом уже на ПЛИС. Для 4 циклона читайте описание на предмет SEU Mitigation / SEU Immune Вроде возможно определить сбой в конфигурационной внутренней памяти CRAM и вывести наружу это событие, для реконфигурации.
Из устойчивых к сбоям ПЛИС Microsemi (Actel) посмотрите, у них технология хранения конфигурации сделана на FLASH ячейках, а не на ОЗУ как у altera/xilinx.

Самые "шустрые" максы не работают на таких частотах - предел 150 МГц для Dual (проект на отладчике заводился на 170 МГц), а простенькие (с литерой S) и того медленнее.
Насчет устойчивости не знаю, но по частоте - уже мимо.

Где вы взяли такие частоты? У меня нет умножителей. На такой частоте - только счетчики и триггеры. Судя по m10_datasheet.pdf должно работать до 402 МГц.

Из обзорки
 Intel_FPGA_SoC_2017_v2.0.pdf ( 2.51 мегабайт ) Кол-во скачиваний: 151

Там "core speed" - это скорость софтового Ниоса, ниже в таблице это уточняется, а не максимальная скорость логики.