Всем доброго дня. Имеются 2 платы собственной разработки. Плата процессора и плата мезонина к нему. Между собой платы общаются по PCI-Express. Собрал проект для платы мезонина (ниже картинка), на PCI весит куча памяти на шине авалон. К памяти обращается процессор, при этом некоторые области памяти остаются не доступными для процессора. Иногда проект компилируется хорошо, все доступно, все работает, иногда какая-то память остается не доступной. В чем может быть проблема?

В чем проявляется "недоступность"?

Плата процессора начинает считывать память, считывает несколько ячеек, а потом зависает, к сожалению незнаю что там конкретно с ней происходит (чужая разработка) , но это единственный мне известный способ, как проверить"доступность" памяти со стороны pci.

Зависает всегда на одном и том же адресе. Если в чип планере поменять область размещения проекта. Адрес "зависания" меняется.

С таким уровнем детализации решить проблему будет невозможно.
Плата процессора начинает считывать: как, через какой драйвер, исходник драйвера, еще детали и информация.

Нужно четкая последовательность действий и максимальная локализация проблемы, иначе телепатических способностей на большее не хватит.

Если результат зависит от конкретной разводки проекта, то с большой долей вероятности дело в констрейнах или двухклоковости.

Действительно похоже на тайминги.

Сообщение отредактировал Inanity - May 30 2017, 12:40