Цитата(1113 @ Jun 19 2017, 01:51)

на схеме видно, что делитель обратной связи упирается в землю, следовательно опорный уровень равен 0 и не меняется. однако из рисунка 134 следует, что к средней точке делителя можно иметь доступ через вывод VM1, также под рисунком указаны номиналы интегрального делителя.
имхо подсоединив снаружи процессора резистор между питанием и выводом VM1 можно регулировать смещение всего каскада по постоянному напряжению. только учтите, что этот ваш внешний резистор будет параллельно включен нижнему резистору делителя и уменьшит его сопротивление, увеличив коэффициент усиления каскада на ОУ
Спасибо.
Номинал резистора будет зависеть от коэффициента усиления PGA. Значит, придется городить систему коммутации ...
Проще использовать внешние ОУ.
Испытываю колоссальный психологический дискомфорт от того, что не понимаю, как вообще можно использовать этот PGA.