/* DMA2 Stream6 Channel 4 */
const uint_fast8_t ch = 4;

DMA2_Stream6->M0AR = addr;
DMA2_Stream6->NDTR = (DMA2_Stream6->NDTR & ~ DMA_SxNDT) |
(1 * DMA_SxNDT_0); // Особый случай - регистр игнорируется. В примерах от ST пишется 1

if (direction == 0)
{
// Read from SD CARD
//DMA2_Stream6->NDTR = (DMA2_Stream6->NDTR & ~ DMA_SxNDT) |
// (length0 * count / 4 * DMA_SxNDT_0); // Особый случай - регистр игнорируется. В примерах от ST пишется 1

DMA2_Stream6->FCR =
1 * DMA_SxFCR_DMDIS | // use FIFO mode
3 * DMA_SxFCR_FTH_0 | // 11: full FIFO
0;

DMA2_Stream6->CR =
0 * DMA_SxCR_DIR_0 | // 00: Peripheral-to-memory
ch * DMA_SxCR_CHSEL_0 | // канал
1 * DMA_SxCR_PFCTRL | // 1: The peripheral is the flow controller (required for SDIO/SDMMC connected DMA)
1 * DMA_SxCR_MBURST_0 | // 01: INCR4 (incremental burst of 4 beats)
1 * DMA_SxCR_PBURST_0 | // 01: INCR4 (incremental burst of 4 beats)
//0 * DMA_SxCR_DIR_0 | // 00: Peripheral-to-memory
1 * DMA_SxCR_MINC | //инкремент памяти
2 * DMA_SxCR_MSIZE_0 | //длина в памяти - 32 bit
2 * DMA_SxCR_PSIZE_0 | //длина в DR - 32 bit
//1 * DMA_SxCR_CIRC | //циклический режим не требуется при DBM
2 * DMA_SxCR_PL_0 | // Priority level - High
0 * DMA_SxCR_CT | // M0AR selected
//0 * DMA_SxCR_DBM | // double buffer mode seelcted
0;
}
else
{
// Write to SD CARD

//DMA2_Stream6->NDTR = (DMA2_Stream6->NDTR & ~ DMA_SxNDT) |
// (length0 * count * DMA_SxNDT_0); // Особый случай - регистр игнорируется. В примерах от ST пишется 1

DMA2_Stream6->FCR =
1 * DMA_SxFCR_DMDIS | // use FIFO mode
1 * DMA_SxFCR_FTH_0 | // 01: 1/2 full FIFO (changed from read !)
0;

DMA2_Stream6->CR =
1 * DMA_SxCR_DIR_0 | // 01: Memory-to-peripherial
ch * DMA_SxCR_CHSEL_0 | // канал
1 * DMA_SxCR_PFCTRL | // 1: The peripheral is the flow controller (required for SDIO/SDMMC connected DMA)
0 * DMA_SxCR_MBURST_0 | // 00: single transfer (changed from read !)
1 * DMA_SxCR_PBURST_0 | // 01: INCR4 (incremental burst of 4 beats)
//0 * DMA_SxCR_DIR_0 | // 00: Peripheral-to-memory
1 * DMA_SxCR_MINC | //инкремент памяти
0 * DMA_SxCR_MSIZE_0 | //длина в памяти - 8 bit (changed from read !)
2 * DMA_SxCR_PSIZE_0 | //длина в DR - 32 bit
//1 * DMA_SxCR_CIRC | //циклический режим не требуется при DBM
2 * DMA_SxCR_PL_0 | // Priority level - High
0 * DMA_SxCR_CT | // M0AR selected
//0 * DMA_SxCR_DBM | // double buffer mode seelcted
0;
}

DMA2->HIFCR = (DMA_HIFCR_CTCIF6 /*| DMA_HIFCR_CTEIF6 */); // Clear TC interrupt flag соответствующий stream
//DMA2_Stream6->CR |= (DMA_SxCR_TCIE /* | DMA_SxCR_TEIE */); // разрешить прерывания от DMA по TC и TE

DMA2_Stream6->CR |= DMA_SxCR_EN;