Приём LVDS с динамической подстройкой фазы - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

5 страниц

« < 3 4 5

Приём LVDS с динамической подстройкой фазы, Как это реализовать на Altera, не имея спец. блоков DPA

Corner Просмотр профиля	Aug 15 2017, 16:15 Сообщение #61
Профессионал Группа: Участник Сообщений: 1 072 Регистрация: 11-12-12 Пользователь №: 74 815	Цитата(Димыч @ Aug 9 2017, 08:23) Спасибо! Довольно немного. Дело в том, что собираюсь сделать что-то подобное на MAX10 и оцениваю необходимую "жирность" чипа. Ставить внешний ресивер (например, TFP401) пока нет желания У МАХ10 есть DDR?

Flip-fl0p Просмотр профиля	Aug 16 2017, 05:01 Сообщение #62
В поисках себя... Группа: Свой Сообщений: 729 Регистрация: 11-06-13 Из: Санкт-Петербург Пользователь №: 77 140	Цитата(Corner @ Aug 15 2017, 19:15) У МАХ10 есть DDR? Если верить "MAX 10 External Memory Interface User Guide" то есть DDR регистры. И судя по "MAX 10 High-Speed LVDS I/O User Guide" их можно применять как приёмники LVDS Сообщение отредактировал Flip-fl0p - Aug 16 2017, 05:04

doom13 Просмотр профиля	Feb 12 2018, 11:13 Сообщение #63
Профессионал Группа: Свой Сообщений: 1 404 Регистрация: 11-03-11 Из: Минск, Беларусь Пользователь №: 63 539	Приветствую. Смотрю доку на Cyclone 10, правильно ли понимаю, что блок DPA работает автоматом без всяких управляющих сигналов? Т.е. подобрать определенное значение задержки не получится, все настроится автоматом оптимально?

_Anatoliy Просмотр профиля	Feb 12 2018, 11:22 Сообщение #64
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(doom13 @ Feb 12 2018, 14:13) Очень похоже что так. Цитата Dynamic phase alignment (DPA) is independent of the skew between channels or between channels and the clock, and it continuously aligns the data to the clock.

doom13 Просмотр профиля	Feb 12 2018, 11:45 Сообщение #65
Профессионал Группа: Свой Сообщений: 1 404 Регистрация: 11-03-11 Из: Минск, Беларусь Пользователь №: 63 539	Т.е. оно круче чем у Xilinx (Kintex-7), там автомат калибровки необходим, но тапов там больше. Всё само сделает, круто Цитата(_Anatoliy) В Arria V использовали эти блоки?

Feb 12 2018, 12:15

Сообщение #66

Утомлённый солнцем

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

Цитата(_Anatoliy)

В Arria V использовали эти блоки?

Пока нет. Если бы использовал ответил бы гораздо уверенней

По структуре шины управления не нашёл.

Эскизы прикрепленных изображений

Flip-fl0p Просмотр профиля	Feb 14 2018, 06:18 Сообщение #67
В поисках себя... Группа: Свой Сообщений: 729 Регистрация: 11-06-13 Из: Санкт-Петербург Пользователь №: 77 140	Цитата(_Anatoliy @ Feb 12 2018, 15:15) Пока нет. Если бы использовал ответил бы гораздо уверенней По структуре шины управления не нашёл. А есть где нибудь информация по какому принципу работают блоки DPA, т.е. как определяется центр окошка ?

_Anatoliy Просмотр профиля	Feb 14 2018, 09:45 Сообщение #68
Утомлённый солнцем Группа: Свой Сообщений: 2 646 Регистрация: 15-07-06 Из: г.Донецк ДНР Пользователь №: 18 832	Цитата(Flip-fl0p @ Feb 14 2018, 09:18) А есть где нибудь информация по какому принципу работают блоки DPA, т.е. как определяется центр окошка ? А откуда информация что DPA подстраивается именно под максимум глазка? Можете указать документ?

Flip-fl0p Просмотр профиля	Feb 14 2018, 10:01 Сообщение #69
В поисках себя... Группа: Свой Сообщений: 729 Регистрация: 11-06-13 Из: Санкт-Петербург Пользователь №: 77 140	Цитата(_Anatoliy @ Feb 14 2018, 12:45) А откуда информация что DPA подстраивается именно под максимум глазка? Можете указать документ? Прямо об этом вроде нигде не говорится. Но вот тут вот: https://www.altera.com/en_US/pdfs/literature/an/an236.pdf Код The dynamic phase aligner block uses the incoming data and clocks to generate a new clock that is phase-aligned with the data.