Добрый день.

Возникла проблема - в один кристалл 6 спартана нужно завести много source-синхронных ddr интерфейсов, каждый из которых идет с собственным клоком.
Сделали платку, на которой разложили интерфейсы таким образом, чтобы пины одного интерфейса лежали внутри одного банка.
Стали собирать - проект не собирается по времянке.
Когда рассматриваю проект в PlanAhead, он весь забит связями через весь чип туда-обратно.
После гугления выяснилось, что 6 спартан, в отличие от виртекса, сделан по технологии wire bond, и матрица bga в итоге перекладывается в квадратик периметра кристалла.
Поэтому непонятно, как выбрать несколько пинов, находящихся предельно близко друг к другу внутри одной зоны локального клока.

После чтения манов я подумал, что нужно было укладывать пины таким образом, чтобы пины одного интерфейса лежали внутри одной пары: Bank:BUFIO2.

Правильно ли это ?