Цитата(Paul @ Sep 7 2006, 14:32)

Компонента было 4: DSP, SDRAM, FPGA, FPGA. Все работает без проблем ошибок в данных не наблюдается, хотя по моделированию хотелось бы согласовать получше. Проверяли сигналы скоростным осциллографом - тоже все нормально, однако это не показатель, т.к. в данном случае подключиться щупом без внесения искажений невозможно.
я не до конца выразил свою мысль, дополняю:
было 4 компонента DSP, SDRAM, FPGA1, FPGA2. На сколько я понял из топика "SI как убить индуктивность вывода?", действия были следующие:
1. сначала анализировали 3 компонента DSP, SDRAM, FPGA2 на двунаправленной шиной и вроде бы все было хорошо?
2. подключили 4-й компонент FPGA1 и все стало разваливаться. В результате применили решение описанное в прикрепленном документе.
вроде так. Я ничего не перепутал?
К моему случаю подходит пункт 1. Пробовал топологию звезды с равными лучами и RС терминаторами в центре, но что-то Hyperlynx пока не дает хорошего результата. Попробовал топологию последовательного обхода нагрузок, ситуация значительно лучше, но надо разобраться с звездой чобы можно было выбрать.
В каком соотношении вы выбрали длину трассы от центра звезды до RС терминаторов к длине луча?