|
|
|
Трассировка DDR3 |
|
|
|
Oct 4 2017, 09:47
|
Группа: Участник
Сообщений: 10
Регистрация: 2-06-05
Пользователь №: 5 656
|
Цитата Что такое "свичбэк" ? Это (утрированно) одиночный тромбон.
|
|
|
|
|
Oct 6 2017, 19:08
|
Частый гость
Группа: Участник
Сообщений: 102
Регистрация: 25-06-14
Пользователь №: 82 059
|
а в простейшем случае: микроконтроллер - одна микросхема ddr3, в идеале выравнивать нужно вообще все? т.е. что б все проводники между микроконтроллером и микросхемой ddr3 давали одинаковую задержку?
Сообщение отредактировал _alex__ - Oct 6 2017, 19:12
Эскизы прикрепленных изображений
|
|
|
|
|
Oct 7 2017, 08:36
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Цитата а в простейшем случае: микроконтроллер - одна микросхема ddr3, в идеале выравнивать нужно вообще все? Ну у вас не мк(у них не бывает ддр3 контроллера ), а полноценный проц, кроме того это не простейший случай(простейший-это PoP). Выравнивать надо все(ну кроме ресета ), и это не идеал а обыденность. Идеал- это уже совсем другие дали. Цитата т.е. что б все проводники между микроконтроллером и микросхемой ddr3 давали одинаковую задержку? Я так понимаю вы даташиты не читали на камень? Это ваш первый дизайн с ддр3? ПС. Не узнаю сапр- в чем схема сделана? И как вы можете читать текст при такой гамме?
|
|
|
|
|
Oct 7 2017, 17:52
|
Частый гость
Группа: Участник
Сообщений: 102
Регистрация: 25-06-14
Пользователь №: 82 059
|
PoP это Point to Point? Это вот отсюда схема: https://www.mentor.com/pcb/reference-designs/bb-bblk-000Меня вот что интересует. Пускай между какими-то двумя микросхемами(не важно какими) есть некоторые high speed проводники. Самый часто распространенный вариант это когда требуется выравнивать задержку всех проводников? А реже когда нужно специально по каким-то отдельным проводникам выставлять запаздывание/опережение? В каких интерфейсах(помимо подключения группы микросхем ddr) применяется не сплошное выравнивание?
|
|
|
|
|
Oct 7 2017, 17:59
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Цитата PoP это Point to Point? Это Package on Package. Цитата Это вот отсюда схема: Пфф, биглбон Нашли что повторять. Цитата Меня вот что интересует. Я не понял вопрос поэтому отмечу в общем ключе- есть матч группа, в которой выравнивается все: там могут быть и SE, и диффпары и комбо. В некоторых случаях есть зависимости между разными матчгруппами. Несплошное выравнивание не осилил
|
|
|
|
|
Oct 7 2017, 18:13
|
Частый гость
Группа: Участник
Сообщений: 102
Регистрация: 25-06-14
Пользователь №: 82 059
|
Цитата(EvilWrecker @ Oct 7 2017, 17:59) Это Package on Package. Пфф, биглбон Нашли что повторять. Я не понял вопрос поэтому отмечу в общем ключе- есть матч группа, в которой выравнивается все: там могут быть и SE, и диффпары и комбо. В некоторых случаях есть зависимости между разными матчгруппами. Несплошное выравнивание не осилил "не сплошное" выравнивание это я имел ввиду часто ли встречается необходимость выставления определенной разницы в задержках между проводниками(группами проводников)?
|
|
|
|
|
Oct 7 2017, 18:50
|
Частый гость
Группа: Участник
Сообщений: 102
Регистрация: 25-06-14
Пользователь №: 82 059
|
Цитата(EvilWrecker @ Oct 7 2017, 18:15) В мире хайспидов это обыденность. приведите примеры интерфейсов(помимо ddr dimm), где между некоторыми проводниками этого интерфейса требуется выставлять определенную разницу в задержках. Наверно PCI? Что еще? Что б был понятнее мой вопрос, приведу примеры, где никакие разницы в задержках не нужны: USB, flash SPI.
|
|
|
|
|
Oct 7 2017, 18:59
|
ядовитый комментатор
Группа: Свой
Сообщений: 2 765
Регистрация: 25-06-11
Пользователь №: 65 887
|
Цитата приведите примеры интерфейсов(помимо ddr dimm), где между некоторыми проводниками этого интерфейса требуется выставлять определенную разницу в задержках. Наверно PCI? Что еще? Зачем так скромно- просите(нет- требуйте!) сразу личную аудиенцию с обучением. Надо еще отдельного синьора позвать чтобы гуглил. Цитата Что б был понятнее мой вопрос, приведу примеры, где никакие разницы в задержках не нужны: USB, flash SPI. С чего вы взяли что в усб не важны задержки?
|
|
|
|
|
Nov 3 2017, 19:34
|
Группа: Участник
Сообщений: 7
Регистрация: 25-05-15
Пользователь №: 86 857
|
Всем привет. Решил тоже заглянуть и поприставать к Вам (ко всем) с вопросами по трассировке DDR. Кто ответит - буду весьма признателен.
Вот вопросы: 1. Подскажите, из всех цепей групп адресов, клока, даннх, команд какие цепи должны быть самые длинные? Цепи клока? Если да, то на сколько длиннее самой длинной цепи в пределах одного байта? 2. Слышал что у клока есть требование к определенной длине линий, например 2,25 дюйма (информация с IMX6DQ6SDLHDG.pdf) Хотя это может быть требование именно для клока с применением процессора IMX6DQ6SDLHDG 3. Обязательна ли трассировка всех цепей одного байта в одном слое для DDR3? Или можно в смежных слоях с общим опорным слоем делать и достаточно? 4. Что если в части опорного слоя применить плейн питания, можно так (я по краям плейна 0,01 мкФ конденсаторы по всему плейну постовлю от перепадов напряжения по плейну)
|
|
|
|
|
Jan 22 2018, 11:33
|
Частый гость
Группа: Свой
Сообщений: 167
Регистрация: 7-02-08
Из: Ростовская обл.
Пользователь №: 34 835
|
Цитата(DieseL @ Nov 3 2017, 22:34) Всем привет. Решил тоже заглянуть и поприставать к Вам (ко всем) с вопросами по трассировке DDR. Кто ответит - буду весьма признателен. 1. Обычно даётся разбежка плюс-минус относительно клока, либо разница между максимальной и минимальной длинами сигналов в группе байт+строб, у меня часто самыми длинными оказываются адреса. В одном из частных случаев например 9пс максимальная разница в группе байт+строб. 2. Скорее всего частный случай указанного процессора. 3. Можно в смежных, обычно так и делаю. 4. Скорее всего да, но никогда так не делал.
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|