я конечно разобрался с ним немного сам но может у кого инфа какая есть желательно на русском или чего подскажет путного из собственного опыта чтобы на одни и те же грабли не наступать

спрашивай,
постараемся ответить.

Как написать скрипт для симуляции Verilog-кода в ModelSim?

Сначала делаете все вручную, потом нажимаете кнопку в меню "записать скрипт" и все шаги записываются в файл.
Могу показать как это делается по скайпу...

Спасибо, но я уже сам разобрался. Прописал команды в лоб в редакторе и разрешение файла поставил do.

Не разрешение, а расширение. do -- оставлено, наверное, для обратной совместимости. Пишите сразу tcl.

спасибо, учту)

Вручную - это с помощью tcl скриптов?

да, через консоль modelsim

А можно небольшой примерчик или ссылку? С помощью tcl написание тест бенчей слышал, но никогда не сталкивался ) может действительно так быстрей будет при отладке....

Вручную - это через кнопки графического интерфейса. Потом все действия записываются в скрипт. И скрипт повторяет то, что делали вручную...

я наверное не так понял, но разговор шел про автоматический запуск симуляции. тестбенч то написан как обычно в файле ***.v мы просто запускаем симуляцию одной строчкой вместо кучи строк.


а через кнопки то зачем делать? консоль же внизу есть