А как получить задержку 5 тактов на 200 МГц?


В этом весь сок. Обойтись без плиски.

А в чем собственно проблема? Речь про некий академический тест (курсач)?

Существуют плиски со встроенными ARM ядром, флэшью и ОЗУ, т. е. по сути обычный МК ARM, но с плюшками.
Такой вариант не подошел?

Никак.
Руки поотрывать тем, кто на такое закладывается

Спасибо за идею.

Ответ на этот вопрос начинается с ответа на вопрос: задержку между чем и чем?

PS: Я тоже в одном из проектов делал УЗ-прибор с резонансной частотой преобразователя до 7МГц.
Формировал сигнал управления возбуждением средствами МК. И оцифровывал эхо встроенным АЦП МК на clk = 80 MS/s.
Без каких-то проблем. Естественно не НОПами.

у четвёрки флеш шире озу, а у семёрки ещё в два раза шире, поэтому никакое озу вам не увеличит скорость работы
а чтобы работа из флеша была детерминированной нужно уменьшать тактовую до 24 мгц
так что вы совершенно не в ту сторону копаете


Сообщение отредактировал Огурцов - Nov 10 2017, 21:01

М7 может выполнять код из ITCM в режиме шины AXI. Это нулевая задержка. Памяти мало, может уместиться вектора, перемывания и критический код. Стек нужно натравить на DTCM, что не совсем очевидно(стек ниже данных). Там-же расположить критические данные. А всё остальное - на свободные банки памяти и флеша.

Задержка 5 тактов на 200 МГц вполне возможна, однако бессмысленна. Чип обладает развитой периферией, в которой эти задержки программируются в режиме инстала. Разная память, разные правила, настраивать регионы памяти - обязательно. http://forum.ixbt.com/topic.cgi?id=48:11266:2178#2178

Этот с/срр файл можно сделать в существующем проекте среди других с/срр файлов?

Именно так и нужно делать, изменяются лишь свойства этого нового файла (см. мой первый пост в этой теме).
Вообще, все это есть в мануале на Keil - см. RAM function. Не ленитесь читать ))