Добрый вечер. Стал изучать PCB дизаин одного из примеров в Altium Designer 16.0.(C:\Users\Public\Documents\Altium\AD16\Examples\DB31 Altera Cyclone II F672). Непонятен один момент. Дорожки которые идут к BGA корпусу ПЛИС прерываються заштрихованной линией (см. рисунок). Не могу понять что Altium хочет показать этими штриховками)

коза по разным цепям

Там есть функция тасовать выводы-- в этих местах (разрывается) и смотрит, как лучше

Ну так ткните мышкой в эти сеточки и посмотрите нарушения.

Это не нарушения, это Subnet Jumpers - по всей видимости, результат сваппинга пинов на FPGA с последующим автоматическим добавлением этих джамперов в разрывы цепей, мЕеньших заданного значения (Route - Add Subnet Jumpers)

Спасибо за ответ) Вроде разобрался, то есть был применен Escape routing и Pin Swapping для более быстрой и качественной разводки FPGA, а потом были добавлены
Subnet Jumpers что бы не было необходимости вручную дотрассировывать цепи. И еще один глувый вопрос: получается что эти Subnet Jumpers в итоге (в Gerber файлах например) это ведь сплошная дорожка без разрыва?

Сплошная
Можете (и следует) сгенерировать гербера и просмотреть их