Вышел VX2.1 - Форум разработчиков электроники ELECTRONIX.ru

реклама на сайте
подробности

Wiki

Photo

Forum

Reviews

Help (!)

Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Mentor-ExpeditionPCB

5 страниц

« < 3 4 5

Вышел VX2.1

Опции

SII Просмотр профиля	May 13 2017, 17:20 Сообщение #61
Знающий Группа: Свой Сообщений: 549 Регистрация: 13-07-10 Из: Солнечногорск-7 Пользователь №: 58 414	Я её поставил на сервер, на рабочем -- десятка (изначально русская, но со скаченным американским языковым пакетом).

mov Просмотр профиля	Aug 22 2017, 14:36 Сообщение #62
Знающий Группа: Свой Сообщений: 827 Регистрация: 30-06-04 Пользователь №: 226	Цитата(fill @ Dec 8 2016, 17:55) На сайте пользователей ментора есть Advanced Library Editor тыц, одна из его функций [attachment=104526:2016_12_...17_52_08.png] [attachment=104527:2016_12_...18_33_30.png] Документ на картинках можно где-то найти ?

fill Просмотр профиля	Aug 22 2017, 19:17 Сообщение #63
Гуру Группа: Модераторы Сообщений: 4 361 Регистрация: 17-08-04 Из: КП Две Поляны Пользователь №: 512	Тыц Цитата(mov @ Aug 22 2017, 17:36) Документ на картинках можно где-то найти ? -------------------- Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru

mov Просмотр профиля	Aug 25 2017, 10:43 Сообщение #64
Знающий Группа: Свой Сообщений: 827 Регистрация: 30-06-04 Пользователь №: 226	Цитата(fill @ Aug 22 2017, 22:17) Тыц Огромное спасибо !

Frederic

Dec 8 2017, 08:39

Сообщение #65

Знающий

Группа: Свой
Сообщений: 791
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035

какую галку включить, чтобы имя цепи в Constraint Classes имело нормальный читаемый вид DDR_RAS, а не обезличенный N47768453 ???

Эскизы прикрепленных изображений

--------------------

Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.

fill Просмотр профиля	Dec 8 2017, 08:55 Сообщение #66
Гуру Группа: Модераторы Сообщений: 4 361 Регистрация: 17-08-04 Из: КП Две Поляны Пользователь №: 512	Цитата(Frederic @ Dec 8 2017, 11:39) какую галку включить, чтобы имя цепи в Constraint Classes имело нормальный читаемый вид DDR_RAS, а не обезличенный N47768453 ??? Цепь электрическая, имя сформировано по первой физической цепи N47768453. Соответственно, дайте ей значимое название или измените имя второй физ. цепи на DDR_RAS (а не ~DDR_RAS). -------------------- Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru

Frederic Просмотр профиля	Dec 8 2017, 12:51 Сообщение #67
Знающий Группа: Свой Сообщений: 791 Регистрация: 14-05-05 Из: Минск Пользователь №: 5 035	Цитата(fill @ Dec 8 2017, 11:55) Цепь электрическая, имя сформировано по первой физической цепи N47768453. Соответственно, дайте ей значимое название или измените имя второй физ. цепи на DDR_RAS (а не ~DDR_RAS). проще переименовать ~DDR_RAS на DDR_RAS# спасибо еще вопрос - возможно сохранить в файл данные CES, особенно необходима инфа по наполнению цепями классов и длина цепей делаю по мануалу "Exporting Constraints in CSV Format" и не получается идет ошибка: CESCHK data verification. Error: Test failed: Match groups valid Error: Test failed: Attributes vs. constraints Error: Test failed: Physical net topology Please verify ceschk log! J:ххххххххххх\ceschk_20171208_154227.log что предпринять ? -------------------- Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.

fill Просмотр профиля	Dec 11 2017, 08:28 Сообщение #68
Гуру Группа: Модераторы Сообщений: 4 361 Регистрация: 17-08-04 Из: КП Две Поляны Пользователь №: 512	Цитата(Frederic @ Dec 8 2017, 15:51) проще переименовать ~DDR_RAS на DDR_RAS# спасибо еще вопрос - возможно сохранить в файл данные CES, особенно необходима инфа по наполнению цепями классов и длина цепей делаю по мануалу "Exporting Constraints in CSV Format" и не получается идет ошибка: CESCHK data verification. Error: Test failed: Match groups valid Error: Test failed: Attributes vs. constraints Error: Test failed: Physical net topology Please verify ceschk log! J:ххххххххххх\ceschk_20171208_154227.log что предпринять ? Для начала прогнать диагностику в CES и исправить ошибки. Далее, без проекта трудно что-либо сказать. -------------------- Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru

KostyantynT Просмотр профиля	Feb 11 2018, 14:47 Сообщение #69
Местный Группа: Свой Сообщений: 290 Регистрация: 27-06-05 Из: Киев Пользователь №: 6 345	Добрый день, Не нашел в VX2 в утилитах convert trace to fat trace. На сайте ментора есть такой документ https://communities.mentor.com/docs/DOC-5225 но он недоступен. Как это сделано в VX2? -------------------- Если в сердце дверь закрыта - надо в печень постучать..

fill

Feb 13 2018, 08:22

Сообщение #70

Гуру

Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512

Цитата(KostyantynT @ Feb 11 2018, 17:47)

Добрый день,
Не нашел в VX2 в утилитах convert trace to fat trace.
На сайте ментора есть такой документ https://communities.mentor.com/docs/DOC-5225 но он недоступен.
Как это сделано в VX2?