Цитата(pvman @ Dec 15 2017, 22:17)

Вариант с плис, возможно будет разумным решением, но я не соображаю в verilog. (
Да он там и не нужен. Достаточно знать схемотехнику UART. После этого можно просто нарисовать схемотехнику: Параллельный порт МК - 10 UART.
В режиме Shematic САПР для ПЛИС сами проверят схему, оптимизируют и сгенерируют код прошивки без участия HDL (аппаратных языков программирования) типа VHDL или Verilog.
Цитата(pvman @ Dec 21 2017, 13:51)

сколько такая плис будет стоить? может там цена космос )
Если наша - дорого (это FPGA Intel(Altera) в нашем корпусе). Если импортная - то это CPLD от Xilinx, Altera или Lattice, стоят недорого

Вся прелесть в том, что Вы можете начать проект на CPLD уже сейчас на бесплатном ПО от производителя, а затем определиться с минимально-достаточным кристаллом и корпусом