Есть проблема.
Делаю нетлист ровно по учебнику.
Получаю сообщение
WARNING (SPMHOD-33)/ Design was last saved by higer capability product (Allegro GXL). There may be constraints and other design data that may be ignored at the tool's current license level
Открывается OrCAD PCB Designer Professional, но ничего на нем нет.

На Capture я нарисовала несколько одинаковых резисторов и соединимда в параллель.
Поставила Footprint = RES400 и вижу его в окне FootPrint Viewer.

Версия Capture CIS = 16.5-p-003 (v16-5-13C) 20apr 2011
Версия OrCAD PCB Editor 16.5 P003 (v 16-5-13C) 29apr 2011, OrCAD PCB Designer Prifessional w/PSpice

И еще у меня библиотека CIS - совсем пустая.
А в Интернет - вообще не ходит.

после спуска нетлиста в pcb editor необходимо расставить компоненты на плате, список компонентов доступных для установки можно найти в меню Place->Manually



Добрый день. Вопрос по Allegro 17.2. Нигде не нашёл опцию которая бы позволяла выставить настройки Design Parameters под себя. Каждый раз, создавая новую плату или футпринт приходится либо вручную перезадавать требуемые параметры, например шар сетки, цвета слоёв и т.д., либо каждый раз, что конечно сильно облегчает задачу, загружать файл параметров *.prm. Как-то можно изменить дефолтные настройки. или сделать так что бы фал параметров загружался автоматически при каждом новом открытии allegro?


Сообщение отредактировал EnottonE - Nov 16 2017, 07:33

Слушайте, ну я все понимаю... Но как операция загрузки параметров мешает при создании платы? Это же раз в пару недель делается, а операция занимает 10 секунд от силы. Вы же не создаете новые РСВ каждые пять минут?

Спасибо !
За это время я успела проинсталлировать 17.2 и найти это.
Потму что в 10.5 - компоненты сразу появлялись на экране.
Вообще новый пакет (что 16.5, что 17.2) - ужасно громоздкий.
Наверно вернусь на 16.5, потому что в 17.2 - еще и пункты меню сгруппированы иначе.
А мне удобнее - идти по книжке.

создание платы да, но редактирование или создание новых футпринтов компонентов приходится делать часто.

Настроенный темплейт лучшее решение. Открываем, сохраняем под нужным названием и вперед.

что темплейт что загрузка файла параметров ...всё равно какие-то костыли получаются, посмотрим может в хотфиксах каких нибудь добавят возможность сохранения своих дефолтных значений

Всем добрый день!

Некоторое время назад у одного из пользователей проявлялась проблема загрузки БД из FPGA System Planner в Allegro PCB Designer 17.2
Хотя в 16.6 всё работало правильно.
По этому поводу я создал Case на сайте поддержки, поскольку столкнулся с аналогичной проблемой.
Итоги переписки:

Скорее всего ошибка возникает из-за кривой установки пакета 17.2
Поскольку у поддержки Cadence таких пролем нет и было прислано видео с демонстрацией загрузки БД.
Я тоже полечил данную проблему простой установкой патча 032 на свой пакет 17.2
Это подтверждает версию о кривой установке каких-то файлов.
Т.е. при очередном обновлении кривые файлы перезаписались и у меня теперь всё работает и подгружается.

Подскажите пожалуйста.
В P-CADе есть такая команда "Optimize nets", которая оптимизирует расположение связей на печатной плате при наличии эквивалентных выводов у компонента.
Есть ли что то похожее в Allegro? В help cходу найти не удалось...

Place -> Swap -> Pins

Только нужно озаботиться правильным созданием компонентов.

Даа, спасибо. Не совсем это имел ввиду, но помогло)
Своп пинов конечно использовал, но поодиночке, т.е. выбрал пин, подсветил эквивалентные выводы, перекинул.
Интересовала именно автоматическая оптимизация связей с помощью эквивалентных выводов, собственно команда Autoswap, как раз идущая следующим пунктом (почему то прошляпил ее).
Попробовал, работает. Но, насколько я понял, она применима ко всему дизайну или к отдельным комнатам. А как оптимизировать связи только между несколькими выбранными компонентами? Объединить их в комнаты?

Понятия не имею, никогда им не пользовался. Все только вручную.

Смотрите дальше по списку: Autoswap... -> List. Сначала выберите компоненты, которые нужно, потом в это меню. Но насколько я понимаю, свапить будет либо пины в пределах каждого отдельного корпуса, либо гейты(functions в терминологии аллегро) между выбранными корпусами.

Попробуйте Allegro FPGA System Planner.

Меленький вопросик.
В ConstraintManager-е настроил ограничения, но есть один момент который не пойму как сделать.
На плате net-ы выполнены полигонами. net-ы собраны в Классы. Есть Spacing Constraints Set который применяю к этим классам. Меня интересует ограничение между полигонами Shape to Shape, допустим установил 6мм.

Но в одном классе есть два net-а, которые должны иметь расстояние между своими полигонами не 6мм, а 3мм. Хотя относительно всех остальных в данном классе Shape to Shape должно оставаться 6мм.
Другими словами, два Нета, принадлежащие одному Классу должны иметь расстояние между друг-другом отличающееся по сравнению с остальными Нетами этого же класса. Т.е. исключение для двух конкретных Нетов.

Так надпишите правила Shape-Shape для этих цепей.



Net Level правила выше, чем Class Level. Они и будут работать для этих двух цепей.