| |
|
  |
 Коммутация клока |
|
|
|
|
 Mar 14 2018, 09:58
|
Местный
Группа: Свой
Сообщений: 498
Регистрация: 4-10-04
Из: Нижний Новгород
Пользователь №: 771
|
Цитата(_Anatoliy @ Mar 14 2018, 12:27)  Никогда не занимался коммутацией клоков да вот понадобилось. Подключил Altclkctrl , а на выходе всегда высокий уровень, не зависимо от состояния clksel. Кто нибудь сталкивался? Квартус 16, Аррия-5. Код u0 : component clk_strl_iq port map (
inclk3x => iclk_2,
inclk2x => iclk_1,
inclk1x => '0',
inclk0x => '0',
clkselect => clksel,
outclk => clk_dsp); а смотришь то чем? сигналтапом?
--------------------
Человек - это существо, которое охотнее всего рассуждает о том, в чем меньше всего разбирается.
|
|
|
|
|
|
|
|
Mar 14 2018, 10:20
|
Местный
Группа: Свой
Сообщений: 498
Регистрация: 4-10-04
Из: Нижний Новгород
Пользователь №: 771
|
Цитата(_Anatoliy @ Mar 14 2018, 13:15) осциллом, на ножку вывел. может его наружу нельзя выводить попробуй поделить
--------------------
Человек - это существо, которое охотнее всего рассуждает о том, в чем меньше всего разбирается.
|
|
|
|
|
|
|
|
Mar 14 2018, 10:38
|
Местный
Группа: Свой
Сообщений: 498
Регистрация: 4-10-04
Из: Нижний Новгород
Пользователь №: 771
|
Цитата(_Anatoliy @ Mar 14 2018, 13:31) Так и модули что им запитаны тоже молчат,клока ждут. ясно... а входные откуда берутся? (с пинов, с плл и тп) и еще When the clock control block is configured to drive a regional clock network, you can only control the clock source selection statically.
--------------------
Человек - это существо, которое охотнее всего рассуждает о том, в чем меньше всего разбирается.
|
|
|
|
|
|
|
|
Mar 14 2018, 10:48
|
Местный
Группа: Свой
Сообщений: 498
Регистрация: 4-10-04
Из: Нижний Новгород
Пользователь №: 771
|
Цитата(_Anatoliy @ Mar 14 2018, 13:42) из PLL. Поэтому у меня и четырёх-входовый коммутатор, мне хватило бы и двух-входового. Но у квартуса на этот счёт своё мнение...
У меня установлено авто. попробуй GCLK
--------------------
Человек - это существо, которое охотнее всего рассуждает о том, в чем меньше всего разбирается.
|
|
|
|
|
|
|
|
Mar 15 2018, 03:02
|
Утомлённый солнцем
Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832
|
Цитата(dvladim @ Mar 14 2018, 23:07) ИМХО ошибка в подключении: нужно или клоки подключить на inclk0x, inclk1x, или clksel подключить как {clksel, 1'b0}. 1.При попытке подключения клока с выхода PLL на inclk0x квартус заругался, мол клок должен идти только с входного пина. Поэтому задействовал inclk2x, inclk3x. 2.Перебирались все возможные значения clksel - 0,1,2,3.
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
