Да не было его там отродясь, асинхронным сигналом окна тупо разрешался первый триггер асинхронного же счётчика.

перед таймером можно поставить какой-нибудь 74AHC1G4210
или пару sn74lvc[2g]74
не проще чем городить счётчик в CPLD c вычитыванием через spi?

Естественно, поставить пару копеечных триггеров гораздо проще, дешевле и быстрее, но автор хотел некую полную автономность.

да и одной должно хватить, если тактовая пинов позволяет. Один корпус 74 - уже /4
ТС не указал тактовую своего контроллера

это я с запасом, вдруг там avr или pic какой-нибудь который только до 10МГц только считать умеет.

А что, ИС счётчиков хотя-бы на 4 разряда - уже не выпускают?

да выпускают, только так чтобы и 3 вольта и 100МГц ещё поискать надо.

Тактовая 168 МГц. STM32F4. Счетчики не очень нравятся, но подумаю.

Возможно дурацкий вопрос, но увидел JTAG. Это как и в МК? Т.е. J-link можно?

Понадобится три триггера 1G80 и какой-нибудь 1G08, 1G32 или 1G86.

А вот если там "pic какой" - то с ними задача (счет импульсов 100 MHz за максимум 1 сек) превращается в частотомер на PIC, существующий уже больше 20 лет в самых разных вариантах. И даже без какой-либо активной обвязки "переваривающий" минимум 60 MHz по причине асинхронного прескалера ( у меня и на 90 работали на экспериментальном устройстве). А будучи дополненным одним корпусом 74AC74 - сожрет 100...250 MHz без затруднений (в зависимости от производителя). И программируемой логики уже не потребуется.

Сообщение отредактировал rx3apf - Apr 16 2018, 15:36

Компилятор имеет право разбрасывать триггеры по кристаллу, как вентилятор попавшее на него удобрение, исходя из чего требуется закладывать избыточные интервалы предустановки, опосредованно указанные в паспорте как максимальная тактовая частота, самым простым способом достижения чего является предварительная синхронизация всех управляющих ими сигналов.

Приветствую!
Вы путаете принцип работы компилятора с образом мышления некоторых инженеров .
Компилятор же (в отличии от оных) вполне дисциплинирован и в основном делает то что ему скажут.

Синхронный это дизайн состояние которого меняется только по сигналу clk.
Соответственно все внешние входы перед использованием в дизайне требуют синхронизации на соответствующий тактовый сигнал.
Понимание внутренненго устройсва CPLD/FPGA и то как реализуются те или иные функции внутри, какие временные задержки возникют при этом позволяет Вам обойти острые места и не"наколотся".

Удачи! Rob.

Остался только 74LVC161, но если на его вход разрешения счёта подать сигнал окна с выхода компаратора таймера микроконтроллера, получится классический асинхронный дизайн, в терминах абсолютного зла плисоводов, в результате чего эти внешние младшие разряды всегда будут неопределёнными из-за несоблюдения требования паспортного времени предустановки.

посмотрите частотомер Ридико Л.И., получите ответы на ваши вопросы и даже, в качестве примера и основы для изучения, исходники для ПЛИС и МК . Удивительно, но никто из мэтров про эту работу не вспомнил ...

Частотомер Леонида Ивановича в данном случае как из пушки по воробьям, поскольку задача решается еще проще (PIC16 + 74AC74).