Контекст: широкополосный модулятор с символьной скоростью, например, 100 Мсимв/с. Весь процесс вычитывания данных из источника и формирования цифрового НЧ-сигнала (помехоустойчивое кодирование, фильтрация, предыскажения) выполняется на ПЛИС.

Вопросы: какие приемы используются для понижения тактовой частоты ПЛИС? Возможно ли понизить тактовую до символьной или еще ниже?

Варианты решения:
1. Первое, что могу придумать, это использовать двухканальный интерполирующий ЦАП. Подаем на входы ЦАП символы I и Q на символьной частоте Fs, ЦАП сам повышает частоту дискретизации например в 8 раз, фильтрует в цифре и выдает аналоговый НЧ сигнал с гармониками на частотах кратных 8*Fs. Ну а дальше уже все понятно. Такие ЦАПы вроде бы давно уже есть: сходу нашел AD977x и DAC5688. Только что делать с фильтром приподнятого косинуса - в этих ЦАПах его кажется нет, а в ПЛИС при 1 отсчете на символ этот фильтр не сделать? Будет ли вообще данная схема работать? Кто использовал подобные ЦАП, поделитесь опытом.
2. Еще можно формировать в ПЛИС два отсчета на символ, но работать на символьной частоте парами по два отсчета. Читал, что существуют схемы распараллеливания фильтров для такой работы. Но нужен ЦАП, который может в параллель принять два символа и выдавать их последовательно (желательно еще при этом с интерполяцией хотя бы в два раза). Чувствую, что такие "ЦАПы-сериалайзеры" должны существовать в природе, но с ходу не нашел. Кто сталкивался с такими ЦАПами?
3. Точно есть проверенный вариант с работой на тактовой ПЛИС равной 1,25 от символьной. Там дискретизация сигнала 2,5 отсчета на символ, но формирующий фильтр распараллелен на две части и таким образом получается Fclk = 2,5*Fs/2 = 1,25Fs. В результате 99% логики плис работает на частоте 1,25Fs и только выходные регистры, выдающие отсчеты на ЦАП, работают на частоте 2,5Fs. Решение неплохое, но все же тактовая выше символьной и после ЦАП нужен довольной крутой ФНЧ. Если идти этим путем, то теоретически можно сделать тактовую даже ниже символьной в целое число раз, просто распараллеливая ЦОС, но выходные регистры, к сожалению, все равно работают на значительно больших частотах.
4. Совместить предыдущие варианты в некое гибридное решение. Например, два отсчета на символ с параллельной обработкой и интерполирующий ЦАП.

У меня есть опыт работы с ПЛИС Artix-7, выдавить из него в сложной схеме более чем 110-120 МГц очень проблематично, в связи с этим и возникла данная тема. Возможно ли на данном ПЛИСе построить модулятор на 100 Мсимв/с или более? Или нужно брать следующие поколения: Kintex-7, Virtex-7?

Если есть опыт по данной теме и вообще по теме схемотехники широкополосных модуляторов, поделитесь.

Сообщение отредактировал sashko_g - May 3 2018, 14:15