Цитата(one_eight_seven @ May 17 2018, 13:02)
То, что вы описали и то, что нарисовали - это разные вещи.
Действительно, не то нарисовал.
Цитата(one_eight_seven @ May 17 2018, 13:02)
В каком смысле "не работает"?
При временном моделировании после синтеза возникают неопределенные состояния, которые не устраняются даже понижением тактовой частоты.
Я вроде начал понимать. Поправьте если не так. В первом посте я немного слукавил (сам того не осознавая). В нашем примитивном эксперименте часть кода располагалась в testbecnh:
Код
always
#3333 clk=!clk;
begin
always @ (posedge clk)
begin
in <= in + 8'd1;
end
А другая часть в синтезируемом модуле:
Код
always @ (posedge clk)
begin
out <= in « 3;
end
И получается, что в testbecnh сигнал in выставлялся мгновенно с клоком, и попадал в интервал Ts - Th, вызывая неопределенное состояние.
Т.е. разбивание одного блока always на несколько в пределах одного синтезируемого модуля не должно приводить к конфликтам Setup and Hold?