Необходим ОПЫТНЫЙ учитель(наставник) для первоначального практического изучения Verilog HDL в IDE Quartus 18

Задача :

Линейный датчик изображений + АЦП (LVDS) + FPGA Cyclone V

Читаем данные с сенсора, оцифровываем + небольшая обработка (усреднение и т.д.) на FPGA и выводим на монитор (D-Sub, HDMI).



Работа в выходные через TeamViewer
Оплата почасовая ( планируется от 4 до 10 выходных дней)

Удаленно делаем проект, поясняем возникающие вопросы по базовой работе в данной среде, симуляция проекта и т.д.


Жду предложений с указанием цены за час практического обучения на e-mail myfpga@mail.ru
(на предложения без стоимости часа обучения не отвечаю)
На форуме не бываю, прошу писать сразу на e-mail !


Приоритет отдам специалисту, который продемонстрирует какие то свои реализованные проекты (ссылки, фотографии,видео, описание)

Для обработки данных с АЦП нужно разработать схему и архитектуру проекта, сколько каналов, конвейеров, входной буфер, контролер дма,
На базе схемы определяются типы переменных, констант, присваиваются значения операторами ASSIGN, INPUT, OUTPUT

Пример мультиплексор,
case
module MUX
( input a, b, c, d,
input [1:0] sel,
output reg y);
always @(sel or a or b or c or d)
case (sel)
0: y = a;
1: y = b;
2: y = c;
3: y = d;
default: y = a;
endcase
endmodule

Сообщение отредактировал Aldec - May 20 2018, 16:45

Прежде чем приступить к созданию нового проекта, следует выбрать метод описания разрабатываемого устройства и, соответственно, средств синтеза. Исходная информация, описывающая проектируемое устройство, может быть представлена в виде принципиальных схем, описаний на языках HDL (HardwareDescription Language), диаграмм состояний, пакетов и библиотек пользователя. Наиболее привычным и наглядным для разработчиков является схемотехнический метод описания. Также большое распространение получили языки описания аппаратуры высокого уровня, в первую очередь, VHDL™ и Verilog™. На практике используют смешанный метод: каждый функциональный блок разрабатываемого устройства описывается на одном из языков HDL, а их соединение представляется в виде соответствующей принципиальной схемы. Нужно отметить, что не все конструкции HDL могут быть однозначно обработаны компилятором поэтому в первую очередь нужно учитывать особенности разработки схемы.

Это зря Вы стараетесь. ТС активности совсем не проявляет... Видимо курсовик вообще за деньги готовый купил...

Это вы зря так !
Лично у вас дважды запросил стоимость часа, ответа с ценой так и не получил....
и не стоит про курсовик, раз вы не в теме...

В топике указано, писать со стоимостью часа обучения на почту.
Без стоимости сообщения не интересны

Задача актуальна !

Сообщение отредактировал myfpga - May 24 2018, 11:55

Читайте:
http://russian.joelonsoftware.com/Articles...berDuckies.html

Цена она для всех может быть разная, как сказал Джоэл. Для студентов - вообще бесплатно... И Вы первый такой, который даже не хочет пообщаться прежде чем начинать говорить о деньгах.
Желаю удачи в поисках...
,
PS. В ответ на мое письмо с полными атрибутами, Ваше письмо пришло с именем отправителя "Аноним" - уже говорит о том, что с "анонимом" дела лучше не иметь...

Оставьте свое предложение для студентов, мне не интересно оно - я не студент
Меня не заинтересовало оно - пропустите мое предложение

Мне не для курсовика )


Сообщение отредактировал myfpga - May 24 2018, 12:13

Так и пишите:
а) разработка устройства по ТЗ заказчика - от ...к$,
б) обучение заказчика на базе разработанного устройства - до ...руб/час,
окончательная цена после уточнения ТЗ.

Тут Вы уже явно палку перегибаете.
Это же не сайт знакомств ? я разместил пост с предложением, с просьбой писать на e-mail с ценой
Указал, что не буду отвечать на предложение без цены и допустил ошибку, дважды в личной переписке попросив Вас указать стоимость Ваших услуг
Но так и остался без этой информации

Насчет Анонима
Подписался бы я Ивановым Сергеем - Вам бы легче стало ? Скан моего паспорта тоже нужен ?
Если человек предложил бы удовлетворяющие меня условия по оплате, да еще подкрепивший свой опыт реализованными проектами, конечно мы бы познакомились, пообщались, проговорили ТЗ и т.д.
Чтобы не было сомнений друг в друге

Я сразу указал что оплата почасовая, наивно меня упрекать в "Кидалове", если Вы на это намекаете

А так я посмотрел Ваш давно не обновляющийся сайт, меня ничто не впечатлило, тем более я так и не получил предложений по ценам

PS
Никого обидеть не хотел, просто поясняю свою позицию

Предложение актуально



Сообщение отредактировал myfpga - May 24 2018, 15:19

Практические курсы в МГТУ от 29000р
Базовый курс Технология проектирования программируемых логических интегральных схем фирмы ALTERA
Проектирования ПЛИС от ввода проекта до работающего устройства с использованием фирменного оборудования.
В курсе рассматриваются:
САПР Quartus Prime и семейства Cyclone IV, CycloneV, MAXII, MAXV, MAX10.
Основы описания и моделирования устройств на языке Verilog HDL.
Описание временных требований и временной анализ в средстве TimeQuest.

Специализированный курс
процессорное ядро NiosII.
интерфейсы систем на кристалле.
проектирование пользовательских модулей систем на кристалле.
разработка ПО для систем на кристалле на основе процессора Nios II.
средства внутрисхемной отладки САПР Quartus Prime.



А тут от 80тр plis2.ru/training/designing-with-verilog.html

Есть еще запрещенный практический курс сквозного проектирования....

Вообще, час репетиторства скажем по английскому стоит ~1000 рублей.
Положим, что работаем по 8 часов в день 10 дней - 80 часов и 80 тысяч рублей.
Я занимаюсь разработками дипломных проектов для студентов.
Здесь по типу та же работа. Но. Через TeamViewer. На чужом компьютере. Не, я бы не согласился.
Когда не видишь железку с которой работаешь, не можешь её пощупать.
Да еще постоянно кто-то сидит на той стороне и смотрит оценивающе
У себя на месте взяться бы мог, при наличии соответствующего железа.
Причем за сумму раза в два меньше. Причем с полным описанием проекта. Как-то так.
И да. Сделать проект можно и на другом чипе, который скажем у меня в наличии есть (Cyclone IV, Artix-7)
Затем спокойно портировать на Cyclone V. Если такая схема работы интересует - пишите на atman@74.ru

Это не студенты, а бараны.

Коллеги, лучше не надо.
Студенты вырастут и станут начальниками.
И тогда мало не покажется никому :-)
Лучше пусть пополняют ряды рабочего класса.

Любой пастух знает, что баранов надо периодически стричь
Что касаемо начальства - не надо переоценивать наличие диплома у дурака.
Дурак с дипломом может попасть в начальники только по протекции.
А если есть протекция - он все равно и диплом получит. Се ля ви.

А потом запустит в космос очередную гравицапу:
https://www.gazeta.ru/science/2013/06/28_a_5394973.shtml