Необходим ОПЫТНЫЙ учитель(наставник) для первоначального практического изучения Verilog HDL в IDE Quartus 18

Задача :

Линейный датчик изображений + АЦП (LVDS) + FPGA Cyclone V

Читаем данные с сенсора, оцифровываем + небольшая обработка (усреднение и т.д.) на FPGA и выводим на монитор (D-Sub, HDMI).



Работа в выходные через TeamViewer
Оплата почасовая ( планируется от 4 до 10 выходных дней)

Удаленно делаем проект, поясняем возникающие вопросы по базовой работе в данной среде, симуляция проекта и т.д.


Жду предложений с указанием цены за час практического обучения на e-mail myfpga@mail.ru
(на предложения без стоимости часа обучения не отвечаю)
На форуме не бываю, прошу писать сразу на e-mail !


Приоритет отдам специалисту, который продемонстрирует какие то свои реализованные проекты (ссылки, фотографии,видео, описание)