Группа: Участник
Сообщений: 39
Регистрация: 13-09-17
Пользователь №: 99 275
О проекте:
Разрабатываем многоядерную систему на кристалле для коммуникационного оборудования. Ищем инженеров для усиления команды по разработке алгоритмов поддержания когерентности между КЭШами процессорных ядер (SMP).
Обязанности:
Разработка алгоритмов и RTL описания блоков; Аппаратная реализация и тестирование модулей на FPGA; Участие в разработке ASIC, верификация проекта. Требования:
Опыт разработки проектов ASIC; Отличное знание языка Verilog/SystemVerilog; Знание архитектуры современных микропроцессоров; Условия:
Официальное трудоустройство и оформление полностью согласно ТК РФ; ДМС после успешного окончания испытательного срока; Современный офис в 10 минутах ходьбы от м. Текстильщики; Работа в компании ТОП-50
Группа: Свой
Сообщений: 375
Регистрация: 9-10-08
Из: Таганрог, Ростовская обл.
Пользователь №: 40 792
Доброго времени суток! И опять Москва и только Москва? А открыть подразделение в регионе по направлению верификации и ПЛИС не рассматриваете? А то на сайте ряд вакансий есть по этому направлению.
--------------------
Глупцы игнорируют сложность. Прагматики терпят ее. Некоторые могут избегать ее. Гении ее устраняют.
Группа: Участник
Сообщений: 39
Регистрация: 13-09-17
Пользователь №: 99 275
Цитата(warrior-2001 @ Jun 22 2018, 04:48)
Доброго времени суток! И опять Москва и только Москва? А открыть подразделение в регионе по направлению верификации и ПЛИС не рассматриваете? А то на сайте ряд вакансий есть по этому направлению.
RTL разработчик (г.Москва), ASIC
Jun 20 2018, 08:55
