Разрабатываю устройство на база Zynq7000 имеющее в составе узел Ethernet 10G. На тактовые входы трансиверов надо подать тактовый сигнал 156,25 мгц. В качестве примера имею плату КС705. В ней тактовый сигнал "чистится" на микросхеме SI 5324. Я хотел бы поставить просто генератор, пусть и навороченный. В связи с этим вопрос: какие должны быть параметры генератора - точность настройки и джиттер?
Буду благодарен за любые подсказки.

скачайте даташит от 5324, SiLabs делает полное описание всех параметров. Там можно и подсмотреть

Кстати у меня стоит 5338, тоже для 10G, только у меня тактируется 322.xx частотой. А 156,25 выделяется из нее же для RX канала

Сообщение отредактировал new123 - Jul 3 2018, 07:30

Ultra-low jitter clock outputs as low
as 290 fs rms (12 kHz–20 MHz),
320 fs rms (50 kHz–80 MHz)
это из даташита, но про точность настройки там смотреть бесполезно, так как выходная частота получается из опорного сигнала.

Хотел вам еще посоветовать саму ip core, там есть раздел, где рассказывает какой ppm должен быть в подаваемых частотах. Но у у меня альтера. Может у xilinx тоже есть.

Сообщение отредактировал new123 - Jul 3 2018, 08:04

В описаниях ядер - только номиналы частот. А какие точности приведены для Альтеры? Не думаю, что они принципиально отличаются. Все идет от стандарта 802.3 (CSMACD)

ну там глобально два входящих клока - это тактирование PMA (то что у вас скорее всего 156.25) и тактирование с другой стороны xgmii. Если отдаться полностью корке и подать на нее с внешней pll клок, то она сама внутри себя все поделит и выдаст дополнительно нужные частоты.

если же начать все это разводить руками, то на RX канале допускается 100ppm, на TX 0. Это что касается самого 10g.
так же у альтеры есть отдельный том по трансиверам. Там еще что то написано, но пока нет времени найти.

Для Altera Soft XAUI xgmii_tx_clk - 156.25 MHz 150 ppm.
Используем LVDS 156.25 MHz 25ppm генератор. Все работает нормально.

Использовал EPSON EG-2101CA 156.2500M-PCHL. Проблем не было.