Ссылок на нормативы у меня нет, но можно посмотреть на документацию к телекомовским (google: cisco seu) или датацентровским железкам (Fusion-io KB777). Судя по их информации - такие ошибки крайне редки, но все-таки случаются.
Тут еще важно, что SEM-контроль производителя ПЛИС отвечает только за статическую часть конфигурации. Контроль четности в пользовательских регистрах, RAMах и прочем - головная боль авторов прошивки. Fusion-io, например, при детектировании даже исправленного SEU советуют перезагружать сервер по питанию при первой возможности - просто кабы чего не вышло. Также по их же информации, SEU-контроллер позволяет ловить возможную неисправность железа, когда конфигурация ПЛИС начинает сыпаться по каким-то не самым космическим причинам.

Приветствую!

Для этого есть криптование битстрима и расшифровка оного при загрузке по ключу внутри FPGA.

Удачи! Rob.

Всем добрый день.

Возвращаясь к первоначальному вопросу темы.
Меня интересует, как устроена конфигурационная память FPGA. Толком никаких подробностей найти не получается (по крайней мере, в документации Altera).

Простой вопрос. Вот, например, 4-входовой LUT конфигурируется 16-разрядным двоичным словом на выполнение конкретной функции.
Где хранится это слово? Реально в структуре FPGA существует 16-разрядный регистр, хранящий эти 16 разрядов и закрепленный за конкретным LUT-ом? Этот регистр, это часть конфигурационной памяти? Или этот регистр отделен от конфиг. памяти, и значения копируются в него в процессе конфигурирования из конфиг. памяти?

Спасибо за ответы?

Сообщение отредактировал files - Jul 5 2018, 20:41

Насколько разобрался, есть SRAM ячейка, от которой сигнал идет к проходному транзистору (pass transistor), который работает ключом.
Как устроена SRAM ячейка — информации достаточно много вплоть до транзисторного уровня.
Поищите по запросу: fpga interconnect transistor level

Да
Да
Нет

Спасибо за ответы.
Хорошо, регистр, настраивающий LUT, является частью конфигурационной памяти.
А как, собственно, организована конфигурационная память? По адресному принципу или она представляет собой сдвиговый регистр?

По адресному. У Xilinx был аппнот с описанием процесса конфигурации.

Посмотрите сюда:
https://www.xilinx.com/support/documentatio...ack-capture.pdf
https://www.xilinx.com/support/documentatio...nfiguration.pdf (глава 9)
https://www.xilinx.com/support/documentatio...ries_Config.pdf (глава 5)