Приветствую!
Цитата(Bad0512 @ Jul 26 2018, 04:52)
В Зайлинксе такое бывает только если сигнал где-то используется в качестве такта, либо случайно по ошибке вкрался латч (а он тоже на тактовый вход приходит). Самолично имел дело с сигналами разрешения клока (fanout до нескольких тысяч). Так вот для борьбы с времянками приходилось "вручную" директивами такой fanout "распиливать" на куски по 100 входов. И ни разу не было замечено использования глобальных буферов.
Не повезло Вам
так как в Xilinx бывает и такое :
Цитата(name'Xilinx Community Forums')
...
According to UG835 this only happens when you specify -bufg_opt to opt_design.
-bufg_opt - (Optional) Perform various optimizations related to global buffers (BUFG/BUFGCE). Insert a buffer on unbuffered clock nets (fanout > 30), insert BUFGs on high fanout nets (fanout > 25k), and perform load-splitting when a high-fanout net drives both combinational and sequential logic: the combinational portion bypasses the BUFG because the added delay is too large.
...
From UG904, bufg insertion is on by default for opt_design. Check table 2-3 at page 52 in below link:
You can restrict the default Optimization by using the command line. Check page 56 in same link.
If you just want to disable the bufg insertion of opt_design use the following command for opt_design:
opt_design -retarget -propconst -sweep -shift_register_opt -bram_power_opt
...
These two thresholds can be modified with the following parameters:
To change the fannout threshold from the default of 50000:
set_param logicopt.thresholdBUFGinsertHFN 20000
To change the threshold of total BUFGs and instantiated BUFHCEs in the design:
set_param logicopt.thresholdBUFGperRegion 15
Note: the parameter name is misleading because the threshold is the total number.
...
А так как в UltaScale BUFG дофига и структура глобальных буферов отличается от предыдущих семейст ( более похожа на древовидную структуру ASIC) то порог использования в качестве драйверов для HF nets может быть ниже.
Удачи! Rob.
Ошибка компиляции в Vivado 2016.4, Непонятная ошибка в проекте
Jul 24 2018, 14:43
