Коллеги, добрый день.

Может есть какие способы? PLL из входящей 25Mhz не может скалькулировать нужную 322. Предлагает только 312.
Кроме как микруху PLL поставить.

небольшая ремарка. ВСпомнил что надо новый pll создать. Но все равно, на 1Mgz разницу делает.

Можно попробовать цепочку из PLL в PLL.

Сообщение отредактировал Inanity - Jun 23 2018, 10:26

Логично =). Спасибо
Попробую подобрать себе свои 322.265625

Можно, если только джиттера не боитесь.

ну да, rx канал у трансивера не очень стабилен при таком решении. Подобрал частоту через 2 pll

это случаем не для 10 Gb Ethrernet?
Боюсь, при таком решении он будет нестабильно работать

он самый =). Трансиверы заводятся, но rx_ready постоянно хандрит.
Решил попробовать, пока не восстановил микруху pll на плате

Доброго времени суток!
Думается мне, что 10G не поднять таким способом.
В крайнем случае можно сделать петлю в ПЛИС - выдать на выход pll промежуточный клок и завести на вход pll2. Именно с пинами - так сигнал получше получается да и температуру пройти легче, ибо соединение двух pll подряд частенько печку не проходит по моему опыту. А с кольцом я до 5 Гбит поднимал.

если я соединил два подряд pll (25mhz --> 25.78125 --> 322.265625), затактировал им 10g PHY, и в статусных у меня появились pll_lock, tx_ready, rx_ready после выхода из резета и реконфигурции, что говорит о том, что трансивер на оба канала сконфигурировался и готов к приему/передачи, это говорит о том, что проверка пройдена? я плохо, к сожалению, понимаю, что такое "не пройти печку". Задним умом понимаю, что с нагревом связано =))

Ну проблемы тут две.
Первая связана с тем, что при нагревании вашего устройства ПЛИС может нагреваться до температур, близких к максимальным. И при 100 градусах на кристалле вы получите плавание частоты и как следствие - срывы передачи данных в канале.
Вторая проблема связана с ограничениями для TimeQuest. Нужно будет корректно описать клоковые переходы и джиттер с точки зрения квартуса тут будет запредельным.
А на столе и под вентилятором - будет работать стабильно скорее всего.

понятно, спасибо за разъяснение

Если кто будет читать когда нибудь про тактирование 10G от pll самой альтеры. У меня stratix V.

10G от altpll затактировать оказалось реально при слабых нагрузках. При этом, что мне пришлось сделать:

1) Отказаться от встроенного контроллера перезагрузки в корке 10GBASE-R. И сделать все в ручную. Не знаю важно ли это. Но у меня оказалось да.
2) Так как идет перерасход pll в банке при таком проекте и квартус не может разместить дизайн, нужно указать корке, что клок coreclkin (тактирование rx канала) подадите сами. От этой же pll, от которой будете тактировать 10GBASE-R. Тогда 10GBASE-R не будет создавать внутри себя лишнюю pll для rx и весь дизайн уместится в банк.

3) На всякий случай, послушав опытных коллег на форуме, я приклеил радиатор и поставил куллер. Температура с торца радиатора примерно 57 градусов. С обратной стороны платы под стратиксом 48.
4) Тесты я делал с нагрузкой 10 пакетов в секунду по rx и tx, но зная стандарт 10gbase-r - там каналы постоянно нагружены и без моих пакетов.
5) Больше в проекте ничего не участвовало. Если будет интересно, напишу результат при полной нагрузке. Обязательно попробую, пока ремонтируется внешняя pll на плате.

Забыл добавить. Еще пришлось долго и муторно методом тыка (так как пока мало что в этом понимаю) бороться с warning от TimeQuest.

Сообщение отредактировал new123 - Aug 8 2018, 07:41

А в печке устройство не тестировали ?
Как оно все пройдет температуру ?

я правильно вас понимаю, что плату положить в печку физически и протестировать? извините, если это дурацкий вопрос.
или есть какой софт, который что то эмулирует.



я прочитал статьи. действительно печка. Надо придумать какой нибудь тент =))