реклама на сайте
подробности

 
 
> HyperLynx DRC
Frederic
сообщение Aug 8 2018, 20:07
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 791
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



первое знакомство с HyperLynx DRC Free Edition и ....

Появились вопросы по HLDRC.
В тренинге есть следующие рекомендации (привожу их полностью с указанием ок либо проблема)

• Если есть негативные плейн, запустите
Planes > Generate Negative Planes

Ok

• Выберите закладку View > Display Control > Layer и включите
– Planes
– Plane Data
– Fill/Hatch

Ok

• Дополнительно, слейте перекрывающиеся заливки

Ok

• Дополнительно, назначьте каждому пину уникальное имя

о чём речь ???

• Определите все цепи синхросигнала и их частоты (нужно для правил ЭМИ)

где и как ???

• Определите все цепи земли и питания, включая их напряжение

Ok в CES прописал

• Залейте области металла

Ok

• Определите все последовательные компоненты
– Для конденсаторов, задайте точный номинал

Ok,
отметьте их как последовательные элементы есть требование ???

– Для резисторов, отметьте их как последовательные элементы. Значение сопротивления не используется

Ok

• Включите все атрибуты VALUE если используете маршрут Expedition
или Board Station. Атрибут Value указывает в этих маршрутах на
автоматическое создание моделей для двух пиновых компонентов.

Ok, номинал прописан в свойствах компонента

– Включите диоды только если сигнал подключенный к цепи не является
землей или питанием.

????? не понятно

– Включите индуктивности и ферритовые бусины. Они соединяют цепи.

Т.е отметьте их как последовательные элементы ?

– Включите перемычки и их настройки. Они соединяют цепи.

Т.е отметьте их как последовательные элементы ?

– Включите все программируемые компоненты и их настройки.

??? Не понятно

• Если возможно, обеспечьте моделями для компонентов
платы.
– Хотя DRC можно провести и без моделей компонентов, при
наличии моделей повышается точность анализа

Не понятно


в доках не могу найти инфу по выше указанным действиям.
Самое ближайшее «Preparing the Design to Conduct Signal and Power Integrity Simulations» по сути не много не то.

2. Экспорт из Expedition PCB
Для выдачи проекта из Expedition PCB:
Analysis > Export to HyperLynx DRC <версия>
– Создается файл.cibd

Но при экспорте создается директорий HLDRC в котором лежит файл.cce.cibd (файл для HLDRC), файл.cse (Constraints from Constraint Manager) и файл.cce (Board design files)
в HLDRC необходимо открывать файл.cce.cibd и работать с ним (тем более в тренинге для лабораторных даётся только один файл.cibd и то с урезанным расширением).
Зачем доп.файлы ?






--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 09:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.01354 секунд с 7
ELECTRONIX ©2004-2016