Боюсь что написание тестов комманд для x86 процов задача молореализуемая. CISC однако. Проще собрать систему с таймером и UART и попробовать запустить на ней простенькую операционку. А вообще отладка чужого CISC(сырого) дело тухлое. Ведь каждая найденная ошибка будет предпоследней.

Тут я действительно промазал, просто скопировал одну из многочисленных вариаций программки, но суть от этого не меняется. Верификацию переложу на программистов, пусть они теперь голову поломают . Спасибо за участие.

Очень жаль, но Вы обсолютно правы .

В общем по результатам исследований ARC ядро (как и инвентровское) считаю нерабочим.
Пормимо указанного ранее глюка со стартапом глючит обработка прерываний, т.е. от момента выставления прерывания до получения вектора прерывания все ок, от момента получения вектора прерывания до получения значений смещения и сегмента происходят 3 "левых" записи в память по "левым" адресам, после возвращения из процедуры прерываний, состоящей из одной команды iret (0xCF), портятся значения регистров АХ, SI и т.п.
Сложилось впечатление что оное ядро специально "подпорчено", но годится в демо целях .
Жаль потраченного времени, но отрицательный результат тоже результат .

А ht-лабовскую будете пробовать?
Может где-нибудь в инете есть отчеты или форумы по x86 коркам?

Я ее уже смотрел (см. выше), предварительно работает на том, где спотыкается Inventra(Mentor) и ARC. Сегодня займусь дальнейшими изысканиями, о результатах сообщу(коли есть интерес, а то пока я один здесь такой заинтресованный) . Предварительно могу сказать, что эта корка работает медленнее(но работает ), чем Inventra(Mentor) и ARC - 33МГц против 47МГц. Напрягает отсутствие входа готовности SRDY и невозможность выставить вайтстэйты отдельно на область IO и MEM, однако может можно доработать.

Я на такие пока не нарвался.

Интерес есть и у меня: количество наработанного программного обеспечения (на оригинальном i80C188/186EB) - огромно! Интересно
просто все это использовать для SOC систем. Все минусы x86
внутри FPGA могут быть скомпенсированы наличием готового софта,
легкости написaния и отладки нового. Но нужна достаточно надежная
и совместимая корка.

И это радует!!!

Аналогично...

Это спорное утверждение...

Я вот и пытаюсь найти. Пока в корке HTlabcom нашел глюк с прерываниями, залез к ним на страничку увидел новый релиз в котором обещали исправить. Вот как бы их еще уговорить сделать входной SRDY сигнал???

Ради прикола. А кто нибудь видел чипы в которых бы были синтезируемые x86 ядра? Я что то таких не встречал. Впрочем это не значит что их нет.

Может иногда и спорное, но часто очень даже и не спорное. Часто нужно сделать красивое для юзера и гибкое для девелопера, пусть даже и не самое производительное, решение задачи - в срок, чем идеальное и суперсовременное - тогда, когда оно уже не нужно.

Всем нужно вчера

Кто-то на форуме ixbt по фотоаппаратам говорил, что в процессоре digic II, который обрабатывает снимки в каноновской серии ixus, есть dsp + ядро 86.

Да, там хакеры раскопали код firmware - оказался от i186. Забавно. Жив курилка!
http://forum.ixbt.com/topic.cgi?id=20:11661
http://forum.ixbt.com/topic.cgi?id=8:18741-115
Кому интересно.

cdg,
я исправил(?) ошибку в менторовской корке, теперь маленькая программа на 16 байт работает правильно, регистры не портятся. Работает также и огромный тестбенч, который там приложен.

Проверьте, пожалуйста, обработку прерываний, и если они будут глючить, пришлите мне исходники Вашего теста, я поисправляю дальше...

Нашел в менторовском тестбенче кусочек, где обрабатывается прерывание и посмотрел.

У меня не так - после получения вектора идет 3 раза запись в стек (CS, IP и флагов), потом 2 чтения сегмента и смещ. процедуры обработки прерыв. Потом 3 чтения - загрузка очереди инструкций с нового адреса. Все честно.

У меня все стоит 3 чтения на возврат из прерывания и 3 чтения очереди инструкций. Меняются только SP и BP - но BP из-за pop bp, стоящего перед iret.