реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> openrisk 1200, кто нибудь научите новичка
kot_bazil
сообщение Oct 16 2006, 10:30
Сообщение #1





Группа: Новичок
Сообщений: 4
Регистрация: 16-10-06
Пользователь №: 21 344



Решил побаловаться (промеделировать, синтезировать) с openrisk 1200 в свободное от работы время.
Скачал описание wichbone- но что-то совсем не понятно. Может есть у кого простенький тестбенч для него?
Go to the top of the page
 
+Quote Post
Postoroniy_V
сообщение Oct 16 2006, 11:36
Сообщение #2


МедвеД Инженер I
****

Группа: Свой
Сообщений: 816
Регистрация: 21-10-04
Пользователь №: 951



Цитата(kot_bazil @ Oct 16 2006, 14:30) *
Решил побаловаться (промеделировать, синтезировать) с openrisk 1200 в свободное от работы время.
Скачал описание wichbone- но что-то совсем не понятно. Может есть у кого простенький тестбенч для него?

wishbone smile.gif и что же не понятно? что конкретно? описание достатоно хорошее
простенький тестбенч есть там же на опенкорес


--------------------
Cogito ergo sum
Go to the top of the page
 
+Quote Post
kot_bazil
сообщение Oct 16 2006, 12:07
Сообщение #3





Группа: Новичок
Сообщений: 4
Регистрация: 16-10-06
Пользователь №: 21 344



Цитата(Postoroniy_V @ Oct 16 2006, 15:36) *
Цитата(kot_bazil @ Oct 16 2006, 14:30) *

Решил побаловаться (промеделировать, синтезировать) с openrisk 1200 в свободное от работы время.
Скачал описание wichbone- но что-то совсем не понятно. Может есть у кого простенький тестбенч для него?

wishbone smile.gif и что же не понятно? что конкретно? описание достатоно хорошее
простенький тестбенч есть там же на опенкорес



в качестве тестбенча на опенкорес только ORPsoc, что на данный момент еще не понятнее.
Конкретнее вопросы следующие. Если я правильно понял то в wishbone отдельно адресная шина, отдельно шина данных, причем у мастера adr_out, у слейва adr_in, всвязи с этим вопрос
1) в чем назначение у or1200_top двух интерфейсов data wishbone interface и instruction wishbone interface ?
2) не понял назначение сигнала SEL_O() у wichbone
3) не понял назначение сигнала clmode у or1200_top
4) правильно ли я понял, что iwb_clk_i и dwb_clk_i - тактовые сигналы шины, а clk_i - тактовый сигнал cpu? Должна ли быть между ними взоимосвязь (например период клока cpu должен быть кратен периуду клока шины?
Go to the top of the page
 
+Quote Post
Postoroniy_V
сообщение Oct 16 2006, 16:06
Сообщение #4


МедвеД Инженер I
****

Группа: Свой
Сообщений: 816
Регистрация: 21-10-04
Пользователь №: 951



Цитата(kot_bazil @ Oct 16 2006, 16:07) *
Цитата(Postoroniy_V @ Oct 16 2006, 15:36) *

Цитата(kot_bazil @ Oct 16 2006, 14:30) *

Решил побаловаться (промеделировать, синтезировать) с openrisk 1200 в свободное от работы время.
Скачал описание wichbone- но что-то совсем не понятно. Может есть у кого простенький тестбенч для него?

wishbone smile.gif и что же не понятно? что конкретно? описание достатоно хорошее
простенький тестбенч есть там же на опенкорес



в качестве тестбенча на опенкорес только ORPsoc, что на данный момент еще не понятнее.
Конкретнее вопросы следующие. Если я правильно понял то в wishbone отдельно адресная шина, отдельно шина данных, причем у мастера adr_out, у слейва adr_in, всвязи с этим вопрос
1) в чем назначение у or1200_top двух интерфейсов data wishbone interface и instruction wishbone interface ?
2) не понял назначение сигнала SEL_O() у wichbone
3) не понял назначение сигнала clmode у or1200_top
4) правильно ли я понял, что iwb_clk_i и dwb_clk_i - тактовые сигналы шины, а clk_i - тактовый сигнал cpu? Должна ли быть между ними взоимосвязь (например период клока cpu должен быть кратен периуду клока шины?

1) х.з. Читайте доки на проц( instruction bus для передачи инструкций процу, другая для общения с периферией видимо)
2) Sel_O = выбирает байты на шине данных - шина 32 разрядная(актульно при записи куда либо)
3) см п. 1
4) возможно, но см п.1.
кратна должна быть, но не обязана см п.1

про wishbone только 1 вопрос smile.gif


--------------------
Cogito ergo sum
Go to the top of the page
 
+Quote Post
lutik
сообщение Oct 18 2006, 06:45
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 128
Регистрация: 30-06-04
Из: Odessa
Пользователь №: 216



Цитата(kot_bazil @ Oct 16 2006, 14:30) *
Решил побаловаться (промеделировать, синтезировать) с openrisk 1200 в свободное от работы время.
Скачал описание wichbone- но что-то совсем не понятно. Может есть у кого простенький тестбенч для него?


а там есть step-by-step руководство как его запускать..
начиная от получения исходников из CVS и кончая архитектурным симулятором (кажися).

читал ее кадата - все четко описано..
типа:
в том-то файле удалите то-то
в том-то то-то
в ином добавьте
и т.д.

пробовал - все получается


--------------------
однако..
Go to the top of the page
 
+Quote Post
kot_bazil
сообщение Oct 18 2006, 09:23
Сообщение #6





Группа: Новичок
Сообщений: 4
Регистрация: 16-10-06
Пользователь №: 21 344



может я такой тормоз sad.gif
собрал простенький тестбенч, на два шины wishbone повесил память.
в память где инструкции с 0x100 записал код nop (0x1500 0000). После ресета начинает нормально читать с адресса 0x100, потом 0x104 ... а затем почему-то 0x10c, минуя 0x108 и далее с шагом 0x8 ,а не 0x4. Пробовал различные соотношения клоков wb и risc, пробовал отключить кеши, MMU - одна хрень

Сообщение отредактировал kot_bazil - Oct 18 2006, 09:25
Go to the top of the page
 
+Quote Post
kot_bazil
сообщение Oct 18 2006, 10:55
Сообщение #7





Группа: Новичок
Сообщений: 4
Регистрация: 16-10-06
Пользователь №: 21 344



все последняя проблема решилась
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 12th July 2025 - 10:30
Рейтинг@Mail.ru


Страница сгенерированна за 0.01418 секунд с 7
ELECTRONIX ©2004-2016