В руководстве на филипки в разделе SPI про Clock Counter Register читаем:

The value of the register must also always be greater than or equal to 8. Violations of this can result in unpredictable behavior.

Записываю туда значения меньше 8 - девайс работает... Есть ли у кого опыт эксплуатации интерфейса SPI с оверклокингом?

Посмотрите реальную частоту клоков - будете неприятно удивлены.

Там нет оверклоинга :-)
Для побыстрее есть более свежие LPC, там на втором SPI формально до 30 MHZ.

Посмотрел. "Оверклокинг" имеет место быть (LPC2292)... :-) При S1SPCCR = 4 частота клоков 15 МГц (тактовая 60), подключенный по этой шине девайс работает.

Интересно. Насколько я помню, на LPC2106 частота SPI с делителем 4 получалась меньше, чем с 8.
А фраза из мануала: "Violations of this can result in unpredictable behavior" - не напрягает?

Несоответствие работающего девайса этой фразе в мануале и заставило меня создать этот топик

Может мануал подправить "забыли" или эти самые "unpredictable behavior" проявляются при определенных условиях??

Может быть что угодно, но:
- Использовать этот эффект опасно, ибо возможен unpredictable behavior.
- Закладываться на это нельзя, так как, например, в следующей ревизии кристалла все может быть совсем по-другому.

Я тоже проверял с делителем 2. Работало. Единственное объяснение возникшее в моей голове - работает на передачу. На приём может работать некорректно. Но в моём проекте был тока вывод данных и желательно на максимуме скорости. Я даже пробовал включать только SCK один. Работало. Проц LPC2138/32

Надо будет попробовать (на 2114 не жило) и письмишко написать с вопросом.
Раньше отзывчивые были и однажды даже здесь всплывал ответ по одному из подобных предупреждений касающемся прямой записи в порт оказавшимся совсем и не страшным.

У меня с делителем 4 работает как на прием, так и на передачу. Тесты скорости работы с девайсом показывают, что в 2 раза быстрее чем с делителем 8. Это максимальная частота девайса, подключенного к процу по SPI. Осциллом же можно нормально развернуть только если тупо включить постоянную передачу.



Я задал такой же вопрос на форуме NXP. Пока тишина. Мож лучше письмо в суппорт написать?

А западло, тем не менее есть . Раньше как-то не обращал внимания, а сегодня наступил на SPI0 в LPC2148 - у него (в отличие от SPI1) фронты клоков и данных РАЗБЕГАЮТСЯ почти на 40ns! Для высоких частот просто смертельно. У меня в девайсе на этом SPI0 дополнительные задержки в 25ns из-за коммутатора и буферов внеслись и фронты дополнительно слегка завалены под длинную линию. Для 7,5 MHz все в требуемую диаграмму периферийных устройств вписывалось с запасом.... А тут лишние 40ns выперло на ровном месте. Труба дело. Пришлось снаружи (благо через FPGA) на полтакта все двигать. Зато до 10MHz разогнал и диаграмма фронт во фронт

На передачу - понятно. А на прием это не влияет. SPI тактируется мастером

Попробуйте четче выразить свою мысль, что 'это', кто в Вашем случае есть master и почему не влияет, если производитель ограничил верхний пределы.
Обнаруженую причину (единственую ли?) ограничения я назвал в предыдущем посте. В моих условиях эта причина приводила к сбоям даже на 7.5Mhz.

Да, ерунду написал. Не читайте